데이터 인프라 반도체 솔루션 전문회사 마벨 테크놀로지(Marvell Technology)는 AI 및 클라우드 인프라용 칩을 위한 2nm 실리콘 IP를 시연했다고 3일 밝혔다. 

대만 TSMC의 2nm 공정에서 생산된 이 워킹 실리콘(working silicon)은 맞춤형 프로세서, 스위치 등을 개발하기 위한 마벨 플랫폼의 일부이다. 
 
마벨에 따르면, 맞춤형 실리콘은 2028년에 가속 컴퓨팅 시장의 약 25%를 차지할 전망이다. 

마벨 플랫폼 전략은 전기 및 광학 시리얼라이저/디시리얼라이저(SerDes), 2D 및 3D 디바이스용 다이투다이(die-to-die) 상호연결, 첨단 패키징 기술, 실리콘 포토닉스, 맞춤형 HBM 컴퓨팅 아키텍처, 온칩 SRAM, SoC 패브릭, PCIe Gen7과 같은 컴퓨팅 패브릭 인터페이스를 포함한 반도체 IP 포트폴리오를 개발하는 데 중점을 두고 있다. 이러한 IP 제품군은 맞춤형 AI 가속기, CPU, 광학 DSP, 고성능 스위치 및 기타 기술을 개발하는 데 필요한 빌딩 블록 역할을 한다. 

마벨은 2022년에 3nm 플랫폼을 발표했으며, 2023년에 첫 실리콘을 생산하고 현재 여러 산업 표준 및 맞춤형 실리콘 제품을 출시 및 개발 중이다. 

또한, 마벨은 칩렛 내부에 수직으로 적층된 다이를 연결하기 위해 초당 최대 6.4Gbits의 속도로 작동하는 3D 동시 양방향 I/O를 제공하고 있다. 오늘날 다이 스택을 연결하는 I/O 경로는 일반적으로 단방향이다. 양방향 I/O로 전환하면, 설계자는 대역폭을 최대 두 배로 늘리거나 물리적 연결 수를 절반으로 줄일 수 있다. 

이뿐 아니라, 3D 동시 양방향 I/O는 칩 설계자에게 설계 유연성을 높여준다. 오늘날 대부분의 첨단 칩은 실리콘에 트랜지스터 패턴의 윤곽을 그리기 위한 레티클(포토마스크) 크기를 초과한다. 세미컨덕터 다이제스트와 가트너에 따르면, 트랜지스터 수를 늘리기 위해 전체 첨단 노드 프로세서의 약 30%가 여러 개의 칩을 동일한 패키지에 결합하는 칩렛 설계를 기반으로 할 것으로 예상한다. 3D 동시 양방향 I/O를 통해 설계자는 더 많은 다이를 결합해 점점 더 높은 적층 구조를 만들 수 있다. 이를 통해 기존의 모놀리식 실리콘 디바이스보다 더 높은 기능을 제공하면서도 단일 디바이스처럼 작동하는 2.5D, 3D, 3.5D 디바이스를 구현할 수 있다.