리소그래피는 나노미터 규모의 복잡한 패턴 생성을 가능하게 함으로써 그 역할이 매우 중요하다고 볼 수 있다. 반도체 기술이 발전하고 패터닝의 크기가 나노미터 단위로 점차 미세화 됨에 따라 리소그래피 기술도 더 높은 해상도와 더 엄격한 정밀도를 달성하도록 발전해야 할 필요성이 있게 되었다. 이러한 요구를 충족하기 위해 극자외선(EUV) 리소그래피 및 나노임프린트 리소그래피와 같은 고도의 리소그래피 기술이 개발되었다.



글/ 고려대학교 주병권 교수님 연구실

주병권 (고려대학교 전기전자공학부 교수)
정도현 (고려대학교 전기전자컴퓨터 공학부 석사 과정)


목 차

1. 반도체와 반도체 공정의 이해
 1-1 반도체의 기본원리
 1-2 반도체 8대공정

2. 노광공정의 원리와 방식
 2-1 노광공정의 원리
 2-2 노광공정의 종류

3. 노광공정 발전과정
 3-1 수은 광원
 3-2 엑시머 레이저
 3-3 이머전 레이저
 3-4 EUV

4. 노광공정 기술에 대한 추가 연구 및 개발 계획
5. 결론
6. 참고문헌


노광공정(이하 리소그래피)는 실제로 반도체 제조, 특히 고밀도 집적 회로를 제조하기 위해 나노미터 규모의 특징을 가진 복잡한 패턴이 필요한 나노 패터닝의 경우, 매우 중요한 기술이다. 리소그래피는 높은 해상도와 정밀도로 패턴을 실리콘 웨이퍼에 전사하는 데 사용되는 프로세스이며, 여기에는 몇 가지 주요 단계인 포토레지스트 적용, 노출 및 마스크 정렬, 포토레지스트 개발, 에칭, 세척 및 검사를 포함한다.

리소그래피는 나노미터 규모의 복잡한 패턴 생성을 가능하게 함으로써 그 역할이 매우 중요하다고 볼 수 있다. 반도체 기술이 발전하고 패터닝의 크기가 나노미터 단위로 점차 미세화 됨에 따라 리소그래피 기술도 더 높은 해상도와 더 엄격한 정밀도를 달성하도록 발전해야 할 필요성이 있게 되었다. 이러한 요구를 충족하기 위해 극자외선(EUV) 리소그래피 및 나노임프린트 리소그래피와 같은 고도의 리소그래피 기술이 개발되었다.

EUV 리소그래피에서는 극자외선 범위에서 훨씬 더 짧은 파장을 가진 빛을 사용하여 더 미세한 특징 해상도를 달성하므로 더 작은 크기의 고밀도 집접의 반도체 장치를 제작할 수 있다. 반면, 나노임프린트 리소그래피는 원하는 패턴이 포함된 스탬프를 레지스트 코팅기판에 압착하여 나노 패터닝 응용 분야에 적합한 높은 해상도와 처리량을 제공한다.

이렇듯 전반적으로 리소그래피는 반도체 제조기술의 초석으로 자리매김 하였으며, 고성능 집적 회로 제조에 필수적인 나노 규모의 정밀한 패터닝을 가능하게 하며 그 효용가치는 매우 높다고 볼 수 있다.
 
1. 반도체 및 반도체 제조공정의 이해

반도체는 도체(금속 등)와 절연체(세라믹, 플라스틱 등) 사이에 전기 전도성을 갖는 물질이다. 도체와 절연체는 밴드갭(band gap) 모델로 설명할 수 있다. 그림 1에서 도체는 밴드갭(Eg, band gap)이 거의 존재하지 않으므로 전자의 이동이 자유로워 전도대(Ec, Conduction band)로 이동한 전자로 인해 전도성을 띄게 된다. 절연체는 Eg의 크기가 약 9eV 정도로 가전도대(Ev, Valence band)에서 전도대로의 전자의 이동이 자유롭지 못해 절연성을 띄우게 된다. 반도체는 중간정도의 밴드갭을 가지게 되며, 조건부로 가전도대에서 전도대로 전자의 이동이 이루어져 전도성을 띄울 수 있다.

전도성은 이온주입(dopping)과 같은 공정을 통해 조작될 수 있으므로 전자 장치에 필수적이다. 반도체에서 가전자대는 전자로 거의 가득 차 있는 반면, 전도대는 저온에서 비어 있다. 그러나 열 혹은 빛 에너지를 받으면 전자가 전도대로 이동하며 전기 전도가 가능해진다. 이러한 스위칭을 기반으로 하는 동작은 전기의 흐름을 제어하는 다이오드 및 트랜지스터와 같은 반도체 장치의 기초를 형성하는데 반도체 재료를 사용하고 만드는 데 의의가 있다.^[1]

 

반도체 제조에는 전자 부품 제조를 목표로 하는 여러 가지 복잡한 프로세스가 포함된다. 이러한 공정에는 일반적으로 결정 성장, 웨이퍼 준비, 산화, 포토리소그래피, 에칭, 이온 주입, 증착 및 어닐링(annealing)이 포함된다.

또한, 테스트 및 패키징과 같은 프로세스는 다른 제조 프로세스와 더불어 반도체 제조의 중추를 형성하여 다양한 산업에서 사용되는 복잡한 전자 장치의 생산을 가능하게 한다.

1-1. 반도체의 원리

반도체는 그 재료 자체의 독특한 밴드 구조로 인해 도체와 절연체 중간 정도의 전기 전도성을 갖는 물질이다. 반도체의 작동 원리는 물질 내의 전하 운반체인 전자와 정공의 움직임을 통해 이루어진다. 도핑이라는 공정을 통해, 반도체 결정 격자구조에 변화를 줄 수 있는데, 대표적으로 4족 원소인 실리콘 격자에 불순불인 3족 원소인 붕소(B), 알루미늄(Al), 인듐(In)을 넣어주면 정공수가 증가하여 p-type 반도체를 만들 수 있으며, 5족 원소인 인(P), 비소(As), 안티모니(Sb)를 넣어주면 전자수가 증가하여 n-type 반도체를 만들 수 있다.

전자와 정공의 이동도에는 약 2배의 차이가 있으므로 도핑 공정을 통해 전하 캐리어 농도와 전도도를 제어할 수 있으며, 절대 영도에서 반도체는 절연체처럼 행동하며 모든 전자는 가전자대를 차지한다. 그러나 더 높은 온도에서는 일부 전자가 전도대로 이동하기에 충분한 열 에너지를 얻어 전기 전도를 촉진하는데, 이러한 동작은 다이오드, 트랜지스터 및 집적 회로와 같은 전자 장치 작동의 기본원리로 볼 수 있다. ^[3]

 

1-2. 반도체 8대 공정

반도체 제조에는 실리콘 웨이퍼에 집적 회로(IC)를 제조하는 것을 목표로 하는 일련의 복잡한 프로세스가 포함된다. 아래는 일반적으로 반도체 제조와 관련된 8가지 주요 공정(웨이퍼 생성, 산화, 포토리소그래피, 식각, 증착과 이온주입, 다단계 금속화, 전기 설계 시스템, 포장)을 순차적으로 나열한 것이다.

웨이퍼 생성 공정은 결정 성장과 웨이퍼 준비 단계로 나뉜다. 결정 성장 공정은 고순도 반도체 결정(보통 실리콘)의 성장으로 시작되며, 결정 성장을 위한 가장 일반적인 방법은 초크랄스키(Czochralski) 방법으로, 종자 결정을 용융된 실리콘에 담갔다가 천천히 끌어올려 종자 주위에 단결정이 형성되도록 해준다. 이 단계는 반도체 재료의 균일성과 품질을 보장한다. 웨이퍼 준비단계에서는 반도체 결정이 성장한 후 다이아몬드 톱을 사용하여 얇은 웨이퍼로 절단한다. 그런 다음 이러한 웨이퍼를 연마하여 거울과 같이 매끈한 표면 마감을 해준다.

다음으로 산화단계에서는, 웨이퍼 표면에 이산화규소(SiO₂)의 얇은 층이 성장시키는데, 이 산화물 층은 절연역할을 하며 웨이퍼의 서로 다른 구성 요소 사이에 전기적 절연을 제공한다.

포토리소그래피(Photo Lithography) 공정은 웨이퍼 표면에 패터닝을 새기는데 사용되는 핵심 공정이라고 할 수 있다. 포토레지스트라는 빛에 민감한 물질로 웨이퍼를 코팅하고 원하는 패턴이 포함된 마스크를 통해 웨이퍼를 자외선에 노출시키는 작업이 포함된다. 노출된 포토레지스트는 화학 반응을 거쳐 후속 단계에서 재료를 선택적으로 제거할 수 있다.

식각(etching) 공정은 포토리소그래피 후에 웨이퍼는 에칭 처리되어 웨이퍼 표면에서 원하지 않는 물질이 선택적으로 제거된다. 이 단계에서는 포토레지스트로 보호되지 않는 물질을 제거하여 집적 회로의 기능을 정의한다.

증착(deposition)과 이온주입 단계중 증착공정은 물리적 기상 증착 및 화학적 기상 증착과 같은 기술을 사용하여 금속, 절연체 또는 반도체와 같은 물질의 얇은 층을 웨이퍼 표면에 증착하는 공정을 일컫는다. 이러한 증착된 층은 전도성 경로, 절연층 및 집적 회로의 기타 구성요소를 형성한다. 이온 주입 공정은 웨이퍼의 특정 영역에 불순물을 주입하여 전기적 특성을 넣어주는데 사용되는데, 고에너지의 이온빔을 웨이퍼에 노출시켜 불순물(dopant) 원자가 표면을 관통하여 반도체 재료에 주입된다.

다단계 금속화는 일반적으로 알루미늄이나 구리와 같은 얇은 금속층이 웨이퍼 표면에 증착되어 집적 회로의 다양한 구성 요소 간에 상호 연결을 만드는데, 다중 금속층을 증착하고 패턴화하여 복잡한 회로를 만들 수 있다.

전기 설계 시스템(EDS, Electrical Die Sorting) 공정에는 제작된 반도체 장치의 전기적 특성을 테스트하여 설계 사양을 충족하는지 확인하는 작업이 포함되며, 이 단계에서는 집적 회로의 기능과 성능을 확인한다.

마지막으로 포장(packaging) 공정은 제작된 반도체 소자를 환경적 요인과 기계적 손상으로부터 보호하기 위해 보호 패키지에 캡슐화하는데, 와이어 본딩 또는 플립칩 본딩은 반도체 다이를 패키지 리드에 연결하는 데 사용된다.

이러한 8가지 주요 공정은 반도체 제조의 중추를 형성하여 다양한 전자 장치에 사용되는 복잡한 집적 회로의 생산을 가능하게 하며 최종 반도체 제품의 품질과 기능을 보장하려면 각 단계마다 정밀도와 제어를 필요로 한다.

2. 노광공정의 원리와 방식

리소그래피 기술은 일반적으로 실리콘 웨이퍼와 같은 기판에 복잡한 패턴을 생성하기 위해 반도체 제조에 사용되는 기본 프로세스이다. 리소그래피의 핵심 원리는 마스크의 패턴을 포토레지스트라고 알려진 감광성 물질로 전사하여 기판 표면을 코팅하는 것이며 이는 포토레지스트를 빛에 노출시켜 물질의 화학적 변화를 유도하여 용해성을 높이거나 불용성을 높임으로써 달성될 수 있다. 후속 현상 단계에서는 가용성 부분을 제거하여 기판에 원하는 패턴을 남기며 이를 리소그래피라고 일컫는다.

2-1. 노광공정의 원리

리소그래피는 패턴을 기판에 전사하는 것과 관련된 반도체 제조의 기술집약적인 핵심 공정이라고 할 수 있다. 리소그래피 기술의 원리는 원하는 패턴이 포함된 마스크를 통해 감광성 물질(PR, Photo Resist)을 빛에 선택적으로 노출시키는 것으로 빛을 조사한 부분에 PR의 폴리머 분자간 결합력이 낮아지면서 이후 현상액에 용해되어 사라지면서 패턴이 새겨지는 positive 방식과, 빛을 조사한 부분의 PAC(Photo Acid Compound)가 빛 에너지를 받아 폴리머 분자 간의 가교(cross-linked) 결합을 유발하는데, 그러면서 더 굳어지며 단단해져 현상액에 용해되지 않으며 이를 통해 패턴이 새겨지는 negative 방식으로 나뉜다.

대표적으로 두 가지의 방식이 있지만, negative PR은 비용이 저렴하고 강도가 높아 이후 공정인 etch 공정에서 이점이 있지만, 현상액으로 현상을 할 때 노광된 부분에서 스며들어간 용매가 부풀어 오르는 팽윤현상이 일어날 수 있는데, 이는 미세공정의 구현을 어렵게 만들기 때문에 패터닝이 점점 미세화 되고 있는 현시점에서는 positive PR을 주류로 사용하는 추세이다. 이렇듯, 노출로 인해 PR에 화학적 변화가 발생하여 후속 처리 단계에서 재료를 선택적으로 제거할 수 있다.^[5] 

리소그래피 해상도는 빛의 파장, 레지스트의 특성과 같은 요소에 따라 달라지므로 리소그래피는 집적 회로의 특징을 정의하고 성능과 기능에 영향을 미치는 데 중요한 역할을 한다고 볼 수 있다.

 

2-2. 노광공정의 종류

다양한 리소그래피 기술이 존재하며, 각 유형의 리소그래피 기술에는 장점과 한계가 있으며, 방법 선택은 특정 반도체 제조 공정에 대해 원하는 해상도, 처리량 및 비용 효율성과 같은 요소에 따라 달라진다고 볼 수 있다.

광학 리소그래피(Optical Lithography) 방식은 포토리소그래피라고도 알려있으며, 가시광선 또는 자외선 스펙트럼의 빛을 사용하여 기판에 패턴을 만드는데, 경제성과 다양성으로 인해 반도체 제조에 활용도가 매우 높다. 광학 리소그래피는 수 나노미터까지의 해상도를 달성할 수 있으며 대규모 집적 회로 생산에 적합하다.

극자외선(EUV, Extreme Ultraviolet) 리소그래피는 광학 리소그래피의 한종류로 볼 수 있으며, EUV 리소그래피는 극자외선 범위(약 13.5나노미터)에서 훨씬 더 짧은 파장의 빛을 사용한다. 이를 통해 광학 리소그래피에 비해 훨씬 더 미세한 형상 해상도가 가능하므로 더 작은 크기의 높은 품질의 반도체 장치를 제작할 수 있다. EUV 리소그래피는 반도체 소형화의 한계를 뛰어넘는 핵심 기술이라고 볼 수 있다.^[7]

나노임프린트 리소그래피는 원하는 패턴이 포함된 스탬프를 레지스트 코팅기판에 압착하는 작업을 포함하며 이 기술은 높은 분해능과 처리량을 제공하며 특히 연구 개발 응용 분야의 나노급 규모 패터닝에 적합한 것으로 알려져 있다. 저비용 대량생산이 가능한 장점이 있으며 차세대 반도체소자와 OLED와 같은 디스플레이, 체내 이식형 기기의 나노 구조체 분야에 활용될 수 있으며 현재 45nm 규모의 노드 제작이 가능하다.^[8]

 

전자빔 리소그래피(EBL, Electron Beam Lithography) 방식은 집중된 전자빔을 사용하여 기판에 패턴을 직접 기록한다. 매우 높은 해상도와 형상 치수에 대한 정밀한 제어 기능을 제공하므로 프로토타입 제작 및 소량 생산에 이상적이다. 하지만 EBL은 일반적으로 다른 리소그래피 기술에 비해 처리량이 낮은 한계점이 있다.

집속 이온빔 리소그래피(FIB, Focused Ion Beam)는 FIB 리소그래피 및 스캐닝 프로브 리소그래피와 같은 직접 기록 리소그래피 방법은 마스크 없이 기판에 패턴을 직접 기록하는 작업을 포함한다. 이러한 기술은 신속한 프로토타이핑 및 소량 제조에 유용하지만 마스크 기반 리소그래피 방법에 비해 처리량이 제한된다.

3. 노광공정 발전과정

노광공정은 아래와 같은 단계를 거치면서 발전하였으며 현재에도 지속적인 발전을 거듭하고 있다.

최초로 도입되었던 수은 광원 광학 리소그래피 방식은 가시광선 또는 자외선 범위의 빛을 사용하여 패턴을 기판에 전사하며 다용성과 비용 효율성으로 인해 반도체 제조에 널리 사용되었다

엑시머 레이저는 UV 범위에서 방출되는 엑시머 레이저는 더 높은 해상도와 정밀도를 제공하여 리소그래피 기술에 혁명을 일으켰으며, 이 레이저는 보다 미세한 형상 정의를 가능하게 하고 반도체 제조 공정의 발전에 기여했다고 볼 수 있다.

이머젼 리소그래피는 렌즈와 웨이퍼 사이에 액체 매체를 도입하여 해상도를 향상시키고 회절 효과를 줄여 더 미세한 형상의 인쇄를 향상시켰다.

EUV 광원을 이용한 극자외선 리소그래피는 기존 리소그래피 기술보다 파장이 훨씬 짧은 빛을 활용하며, EUV 소스는 레이저 생성 플라즈마와 같은 프로세스를 통해 EUV 방사선을 생성하여 보다 정밀하게 더 작은 패터닝을 구현할 수 있다.

마지막으로 가장 최신 방식의 EXE(or high NA) 방식은 이전에 사용되었던 EUV 광원보다 더 짧은 파장과 더 높은 해상도를 제공하는 것을 목표로 하는 리소그래피 기술의 미래  기술로 현재 개발단계에 있으며, 2025 -2026년 대량 칩 제조가 가능할 것으로 전망되며 선폭이 2nm에서 시작될 것으로 예상된다. 이는 EUV 선폭 13.5nm의 6배에 달하는 수행능력을 의미한다.^[10]

4. 노광공정 기술에 대한 추가 연구 및 개발 계획

향후 연구는 다양한 방법을 통해 리소그래피 해상도, 처리량 및 비용 효율성을 향상시키는 것을 목표가 될 것이다.

주된 내용은 더 미세한 특정 해상도를 달성하기 위해 더 짧은 파장을 가진 새로운 광원을 개발하는 광원혁신, 향상된 패턴 충실도를 위한 새로운 포토레지스트 재료 및 처리 기술을 탐구하는 재료 발전, 처리량 증가 및 결함 감소를 위해 리소그래피 프로세스 최적화, 초고해상도 패터닝을 위해 나노규모 기술을 리소그래피에 통합하는 나노기술 통합로 향후 연구 및 개발 계획 발전 방향이라고 볼 수 있다.

5. 결론

첨단 리소그래피 기술은 다음의 다양한 이점을 제공할 수 있다. 더 작고 더 조밀하게 포장된 기능을 제작할 수 있어 장치 성능과 기능이 향상성을 가질 수 있는 향상된 해상도, 처리 시간을 줄이고 웨이퍼 처리량을 늘려 제조 효율성 증가, 리소스 활용도를 최적화하고 재료 낭비를 최소화하여 장치당 낮은 제조 비용을 제공하는 비용 절감, 집적 밀도가 더 높고 에너지 효율성이 향상된 차세대 반도체 장치의 개발을 촉진할 수 있는 기술 확장이라고 볼 수 있다. 
 

6. 참고 문헌

[1]    Harame, D. L., Comfort, J. H., Cressler, J. D., Crabbe, E. F., Sun, J. Y. C., Meyerson, B. S., & Tice, T. (1995). Si/SiGe epitaxial-base transistors: I. Material, physics, and circuits. IEEE Trans. Devices. Roulston, D. J. Bipolar Semiconductor Devices. New York: McGraw Hill, 1990.
[2]    Dhivya, J. (2023, June). Computational approach for the determination of band gap of semiconductor germanium diode. In 2023 2nd International Conference on Advancements in Electrical, Electronics, Communication, Computing and Automation (ICAECA) (pp. 1-4). IEEE.
[3]    Del Alamo, J., Swirhun, S., & Swanson, R. M. (1985, December). Simultaneous measurement of hole lifetime, hole mobility and bandgap narrowing in heavily doped n-type silicon. In 1985 International Electron Devices Meeting (pp. 290-293). IEEE. Taur, Y., and T. Ning. “Fundamentals of VLSI Devices”. Cambridge, UK : Cambridge University Press, 1998.
[4]    Chenming Hu. (2009). Modern Semiconductor Devices for Integrated Circuits., 1, 1-34. Pearson.
[5]    Berkoh, D., & Kulkarni, S. (2019). Challenges in lift-off process using CAMP negative photoresist in III?V IC fabrication. IEEE Transactions on Semiconductor Manufacturing, 32(4), 513-517.
[6]    Tao, P., Sheng, L., Wang, Q., Cui, H., Wang, X., He, X., & Xu, H. (2020, November). Photoresist for extreme ultraviolet lithography. In 2020 International Workshop on Advanced Patterning Solutions (IWAPS) (pp. 1-4). IEEE.
[7]    Fu, N., Liu, Y., Ma, X., & Chen, Z. (2019). EUV lithography: State-of-the-art review. J. Microelectron. Manuf, 2(2), 1-6.
[8]    Wei, J., Nan, W., Wei, Y., Song, H., & Xiao-Qiong, P. (2013, August). The next generation microelectronics craft technique: Nanoimprint lithography. In 2013 International Conference on Manipulation, Manufacturing and Measurement on the Nanoscale (pp. 337-342). IEEE.
[9]    MARK LAPEDUS. “What Happened To Nanoimprint Litho?”. Retrieved MARCH 29TH, 2018 from https://semiengineering.com/what-happened-to-nanoimprint-litho/.
[10]    Rasmussen, E. G., Rasmussen, E. G., Wilthan, B., & Simonds, B. (2023). Report from the Extreme Ultraviolet (EUV) Lithography Working Group Meeting: Current State, Needs, and Path Forward. US Department of Commerce, National Institute of Standards and Technology.