실리콘랩스(Silicon Labs, 지사장 백운달)가 4.5G 및 eCPRI(Ethernet-based Common Public Radio Interface) 무선 애플리케이션을 위한 고성능, 다채널 지터 감쇄 클럭 신제품군을 발표했다. 실리콘랩스의 검증된 DSPLL 기술에 기반한 새로운 Si5381/82/86 클럭은 4G/LTE용과 이더넷용 클러킹을 하나의 IC로 통합한 첨단 타이밍 솔루션이다. 이 고집적 클럭 신제품들은 스몰셀, DAS(Distributed Antenna System), μ-BTS, BBU(baseband unit), 프런트홀/백홀 장비 등의 까다로운 애플리케이션에서 여러 개의 클럭 디바이스와 VCXO(Voltage-Controlled Crystal Oscillator)의 필요성을 없애 준다. 

통신서비스 사업자들은 5G 시대를 준비 중이다. 이를 위해 향후 수년간은 기존 4G/LTE 네트워크를 보완하기 위한 작업들이 진행될 것이며, 실외의 네트워크 도달 범위와 수용 능력을 늘리고 실내의 신호 수신 성능을 향상시키기 위한 스몰셀, 피코셀, DAS, ?-BTS, 백홀 장비의 설치 확대가 주로 이루어질 것이다.

통신 사업자들이 BBU와 원격 라디오 헤드 사이의 프런트홀 연결 용량을 늘리기 위해 이더넷 기반의 eCPRI 프런트홀 네트워크로 옮겨 감에 따라, 네트워크의 에지 부분에서는 HetNet(Heterogeneous Network) 장비 설치가 늘어나고 있다. 비용과 전력 소비 및 크기에 대한 제약이 하드웨어 설계에 있어 까다로운 과제가 되고 있기 때문이다. 4G/LTE용 및 이더넷용 클러킹을 하나의 IC에 통합함으로써, Si538x 제품군은 HetNet 클럭 생성을 대폭 간소화해, 경쟁 솔루션보다 전력 소비가 55% 적고 크기는 70% 더 작은 혁신적인 솔루션을 제공한다. 

실리콘랩스의 제임스 윌슨(James Wilson) 타이밍 제품 담당 시니어 마케팅 디렉터는 “5G를 향한 길을 만들기 위한 HetNet 및 eCPRI 장비 구축 과정에서 무선 시스템 설계자들은 실리콘랩스의 Si538x 무선 클럭 제품을 선택하여 스몰셀, DAS, ?-BTS 및 기타 장비 설계의 비용, 전력, 복잡성을 최소화할 수 있다”고 밝히고, “실리콘랩스의 DSPLL 기술을 기반으로 한 Si538x 클럭 제품은 위상 잡음이 적은 4G/LTE용 클럭과 지터가 적은 이더넷용 클럭을 하나로 통합한 업계 최초의 타이밍 IC다. 실리콘랩스는 무선 분야 고객들이 HetNet 설계를 최적화하고 4.5G 네트워크 사업 전개를 가속화하기 위해 우리의 기술을 채택하고 있는 것에 대해 매우 기쁘게 생각한다”고 말했다.

Si538x는 HetNet 장비에 레퍼런스 타이밍을 제공하는 데 최적화 된 제품이다. 스몰셀 및 DAS 장비는 4G/LTE 트랜시버, 베이스밴드 프로세싱, 이더넷/와이파이 커넥티비티를 위해 레퍼런스 타이밍을 필요로 하는 ‘올-인-원(All-in-One)’ 기지국 장비다. Si5386 클럭에는 위상 잡음이 적은 DSPLL이 포함되어 있기 때문에 이 컴팩트한 칩 하나로 디스크리트 클럭 IC, VCXO, 루프 필터 부품들을 대체할 수 있다.

뿐만 아니라 Si5386 클럭은 5개의 Multisynth 소수형 클럭 합성기를 통합하고 있어 이더넷 및 베이스밴드 레퍼런스 타이밍을 간소화한다. 이 뛰어난 ‘단일 PLL + MultiSynth’ 아키텍처는 여러 개의 PLL과 디스크리트 오실레이터를 기반으로 하는 경쟁 솔루션을 대체할 수 있는 매우 뛰어난 신뢰성을 제공한다.

BBU는 원격 라디오 헤드를 위한 CPRI 링크와 이더넷 기반의 프런트홀 네트워크(eCPRI 포함), 그리고 로컬 베이스밴드 프로세싱용 범용 클럭을 위한 여러 개의 독립적인 클럭 도메인을 필요로 하는 복잡한 타이밍 조건을 요구한다. Si5381/82 클럭은 위상잡음이 적으면서 최대 3GHz의 무선 주파수를 지원하는 고속의 DSPLL과 이더넷 및 범용 타이밍용으로 최적화된 유연하면서 임의 주파수 DSPLL을 결합하고 있다. Si5386 클럭과 마찬가지로, Si5381/82 디바이스는 어떠한 외부 VCXO나 크리스탈을 필요로 하지 않는다.

모든 PLL 부품들은 공간효율적인 9×9 mm 64-LGA 패키지에 온칩 형태로 통합되어 있다. 뿐만 아니라 Si538x 클럭은 다운스트림 PLL이 잠금 상태를 유지하면서 시스템 설계자가 서로 다른 클럭 입력 사이에서 손쉽게 스위칭하고 출력 클럭 위상 지연을 최소화 할 수 있도록 히트리스(Hitless) 스위칭 기능을 지원한다.  실리콘랩스의 다른 클럭 제품들처럼 Si538x 디바이스 역시 실리콘랩스의 유연한 ClockBuilder Pro 소프트웨어를 사용하여 설정 및 맞춤화가 가능하다.