ASIC와 FPGA 설계를 위한 혼합 HDL 언어 시뮬레이션 및 하드웨어 지원 검증 분야의 선구자 알덱(Aldec, Inc.)이 4월 19일 중국 상하이에서 열리는 ‘설계 및 검증 관련 중국 회의 및 박람회(DVCon China Conference and Exhibition)’에서 하드웨어 모의장치(Hardware-in-the-Loop)를 갖춘 ASIC 프리 실리콘 검증 스펙트럼을 시연할 예정이다.

알덱 하드웨어 검증 제품 관리자(Hardware Verification Products Manager)인 크지슈토프 시져(Krzysztof Szczur)는 “알덱 연구개발 팀에게 올해 1분기는 바쁘고 생산적인 기간이었다”며 “우리는 최대 규모의 Xilinx^® Virtex^® UltraScale™ FPGA에 기반한 신규 HES 보드를 출시해 DVCon 미국(DVCon US)에서 전시했을 뿐 아니라 QEMU 및 리비에라 프로(Riviera-PRO)의 하드웨어/소프트웨어 연계 시뮬레이션을 위한 QEMU Bridge를 설계한 후 독일에서 열린 임베디드 월드(Embedded World) 전시회에서 공개해 긍정적인 평가를 받았다”고 밝혔다. 이어 “자연스러운 수순으로 이 두 제품을 결합하고, QEMU와 알덱 HES 보드를 연결한 하드웨어 모의장치를 갖춘 하드웨어/소프트웨어 연계 검증 환경을 제공했다”며 “이 성과는 상하이에서 열리는 DVCon 중국(DVCon China)에서 자랑스럽게 선보일 예정이다”고 말했다.

QEMU 및 HES-DVM의 하이브리드 연계 에뮬레이션 

SoC ASIC 검증 및 확인을 위해서는 믿을만한 하드웨어/소프트웨어 연계 검증 기술이 필수적이다. QEMU는 ARM^® Cortex^® 제품군을 포함해 다양한 컴퓨터 하드웨어 구조를 지원하는 일반적인 오픈 소스 머신 에뮬레이터다. QEMU는 알덱 HES-DVM™ 에뮬레이션 플랫폼과의 연결을 통해, SoC ASIC 설계를 위한 완벽한 하이브리드 연계 에뮬레이션 환경을 제공한다.

HES-DVM은 합성 시스템베리로그(SystemVerilog) 또는 초고속 집적 회로 하드웨어 기술 언어(VHDL)로 작성된 설계의 모든 부분을 에뮬레이션 할 수 있는데, 이는 대부분 기존 SoC 고유의 기능을 구현하는 주문 설계식 인하우스 SoC 서브시스템이다. 역으로, 범용 프로세서 서브시스템(CPU)은 RTL 코드가 없는 하드 IP(Hard IP) 또는 넷리스트 파일(Netlist file) 형태로 제3의 판매사로부터 종종 구입하게 된다.

QEMU는 이와 같은 표준 구성요소를 에뮬레이션하고 내장된 펌웨어와 소프트웨어 테스트를 실행하기 위해 사용된다. 이제 QEMU를 HES-DVM 플랫폼에 쉽게 연결해 모든 SoC 서브시스템을 함께 검증할 수 있다. 이 방법을 사용하면 더미 패치를 쓸 필요 없이 하드웨어와 소프트웨어에 대한 철저하고 포괄적인 설계 검증이 가능하므로 불완전한 설계로 인해 장치 드라이버 또는 펌웨어 코드를 손상시킬 일이 없게 된다.

UVM 시뮬레이션 가속

알덱은 33년 간 쌓아온 HDL 시뮬레이션 관련 전문 기술과 현 시대의 SoC 설계/검증 요구에 관한 깊은 이해를 바탕으로 UVM, 시스템베리로그(SystemVerilog), OSVVM, VHDL-2008, TLM/SystemC를 지원하는 고성능 HDL 시뮬레이터인 리비에라 프로(Riviera-PRO™)를 개발해냈다. 리비에라 프로와 하드웨어 모의장치를 사용하면 2배 빠른 시뮬레이션이 가능하다. DVCon 중국에서 진행할 라이브 데모를 통해, 알덱은 리비에라 프로에서 실행되는 트랜잭션 수준 UVM 시험대(UVM Testbench)로 알덱 HES™ FPGA 보드를 구동할 경우 네트워크 온 칩(Network on Chip, NoC) 설계에서 130배 이상의 시뮬레이션 가속을 어떻게 달성하는지 보여줄 예정이다.