본고에서는 초소형 폼 팩터, 고성능, 저비용, 우수한 확장성 등의 이점을 모두 갖는 CMEMS®기술에 대하여 알아본다. CMEMS 기술은 실리콘랩스가 개발한 제조 기술이다.



글 | 엠마누엘 퀴비(Emmanuel Quevy), MEMS 엔지니어링 책임자, 실리콘랩스

서론
지난 5년간, MEMS(micro-electromechanical systems) 기술 기반의 주파수 제어 및 타이밍 제품들은 쿼츠 크리스털 솔루션들이 100년 동안 독점해 온 이 분야에 꾸준히 도전장을 내밀고 영역을 확장해왔다. 표준 반도체 제조 기술을 사용하여 제조된 MEMS 기반 제품들은 크기, 견고성, 비용 관점에서 향상된 결과를 제공해왔다.
그러나 MEMS의 모든 잠재력을 완벽하게 실현시킨 새로운 기술이 최근 소개되어 주목받고 있다. 그 기술은 CMEMS® (CMOS + MEMS)로 실리콘랩스가 개발한 제조 기술이다. 이 고유한 공정은 하나의 다이 위에 마이크로 전자기계 및 CMOS 전자 디바이스를 모두 제조할 때 사용될 수 있다. CMEMS 기술은 표준 반도체 공정 덕분에 가능한 규모의 경제를 활용하여 단일 칩 주파수 제어 제품을 구축할 수 있다. 이에 따라 더욱 작아진 폼 팩터와 더욱 우수한 성능, 낮은 비용, 확장성 등의 이점을 누릴 수 있다.
MEMS 기술은 표준 반도체 공정을 사용하여 실리콘 웨이퍼나 기타 상용 기판에 압력 센서, 가속도계, 공진기 등의 마이크로 전자기계 부품을 제조한다. 처음에는 MEMS 기술 덕분에 컴팩트해진 폼 팩터가 이 기술을 채택하는 가장 큰 원인이었지만, 타이밍 제품 제조업체들은 그 외에도 여러 가지 커다란 이점이 있다는 것을 깨달았다. 그 이점으로는 리드 타임 단축과 공급 안정성, 제품 신뢰성, 가격과 성능의 균형을 맞추는 세부 조정 기능이 있다.
MEMS 디바이스는 일정 수준의 신뢰성과 성능에 도달하기 위해 세라믹 기반 패키징(그림 1 참조), 오프칩 매칭 커패시터, 그리고 복잡하고 매우 전문적인 제조 흐름이 요구되는 쿼츠 기반 기술의 내재적 한계를 겪지 않는다. 쿼츠 기반 기술로 제조된 최종 디바이스는 일정 수준의 정확도를 충족시킬 수 있었지만, 열응력(thermal stress) 그리고 특히 충격과 진동 등의 환경적 요인에 민감한 속성을 그대로 보존하기 때문에 현장에서 사용할 때 고장 날 가능성이 높았다.



최근까지 MEMS 부품은 쿼츠 기반 제품 및 다른 MEMS 제품을 위해 개발된 것과 동일한 방법을 사용하여 주파수 제어 및 클럭 제품에 통합됐다. 멀티칩 모듈(그림 2 참조)에서 MEMS 공진기 칩이 별도의 IC에 결합되어 더욱 표준화된 패키징 기술을 사용할 수 있었다. 하지만 여전히 값비싼 MEMS 파운드리 및 대량 CMOS 파운드리에서 가져온 개별 디바이스를 통합하는 데 의존하므로 차선의 시스템 성능 및 비용이 제공된다.

CMEMS: CMOS 및 MEMS의 일체형 통합
CMOS 회로 위에서 직접 MEMS 디바이스의 모듈식 포스트 프로세싱을 가능하게 하는 CMEMS(CMOS+MEMS) 기술은 이러한 단점을 대부분 극복한다. 이 고유한 MEMS 통합 방식은 고품질 MEMS 계층을 고급 RF/혼성 신호 CMOS 기술(0.18 μm 이하) 위에서 직접적으로 포스트 프로세싱할 수 있는 동종 최초의 기술이다. 이제 제조업체들은 확장 가능한 최첨단 모듈식 BEOL(back-end-of-line) 옵션(그림 3 참조)과 동일한 방식으로 제조하는 고급 COMS 제조 라인을 사용하여 센서의 신호 처리 및 인터페이스 전자 디바이스에 MEMS 부품을 추가할 수 있다.



CMEMS 기술은 고급 혼성 신호 IC 상부에 공진기를 직접 처리함으로써, 완벽한 일체형 솔루션을 실현한다. 이를 통해 크기 축소와 성능 향상, 비용 절감, 확장성 개선 등 주파수 제어 산업에 이점을 제공한다.
CMEMS 기술은 다결정 실리콘-게르마늄(poly-SiGe)을 MEMS 구조 재료로 사용한다. 이 재료는 ‘CMOS 친화적’인 것으로 간주된다. 즉, 열 한계가 CMOS 백엔드 공정과 호환된다. poly-SiGe는 약 400 ℃의 온도에서 퇴적될 수 있으므로 메인스트림 CMOS 웨이퍼 위에 바로 퇴적되어도 기존 디바이스 및 백엔드 재료가 녹지 않는다. 또한 순수 게르마늄(Ge)을 희생 재료로 사용하는 것도 가능하다. Ge는 CMOS 백엔드 프로세싱에서 흔히 사용되는 과산화수소(H2O2)를 통해 분해될 수 있는데, 이것은 다른 MEMS 릴리즈 프로세스의 다른 화학물질보다 훨씬 더 사용하기 편한 부식제이다.
EMS 표면 마이크로머시닝과 고급 CMOS 제조 간의 공정상 호환성을 맞추는 것도 중요하지만, 단일 칩 솔루션에서는 재료의 품질에 관해서도 특별한 주의를 기울여야 한다. 대부분의 MEMS 애플리케이션에서 재료 품질과 퇴적 온도는 반비례하는 경향이 있다. 알루미늄과 구리 같은 금속은 CMOS 프로세싱과 호환되지만 기계적 안정성이 불안하기 때문에 구조 재료로는 적합하지 못하다.
반면에 SiGe는 이러한 핵심 측면에서 돋보인다. 400°C 이상에서 SiGe는 공통 MEMS 재료인 폴리실리콘과 비슷한 속성의 다결정 재료로 퇴적될 수 있다. 이 두 가지 재료 모두 파괴 강도가 높고 열탄성 손실이 낮으며(즉, 하이 Q), SiGe는 응력을 통해 순환될 때 크리프나 히스테리시스를 일으키지 않는다. 이러한 속성은 고성능 MEMS 디바이스를 제조하는 데 절대적으로 중요하며, 특히 주파수 제어에 필요한 장기적 안정성을 위해 매우 중요하다.
SiGe의 재료상 이점 외에도 CMEMS 기술은 다음과 같은 여러 가지 다른 주요 기능을 제공해 강력하고 최적화된 시스템 통합을 지원한다.

- 플러그 및 물결 무늬 접촉 모듈과 특정 장벽 계층이 조합되어 상단 금속과 SiGe MEMS 계층 사이에서 낮은 옴 접촉 저항을 보장한다. 이 기술은 접촉 크기 및 액세스 기생 전류를 최소화한다.
- 스페이서 모듈 덕분에 상대적으로 높은 효율성으로 면내 정전 변환기에 대해 높은 종횡비 전극 갭을 정의할 수 있다.
- 구조적 두께(2~4 μm)가 전반적으로 유연하기 때문에 씬 및 컴팩트한 구조의 표면 마이크로머시닝이 가능해 면내 및 면외 모드 작업이 모두 가능하다.
- 구조에 포함된 이산화규소 슬릿 모듈을 통해 전기적 절연에 따른 열변형을 기계적으로 보정할 수 있다.
- 공융 봉인 웨이퍼-투-웨이퍼 본딩을 통해 MEMS 디바이스를 매우 깨끗한 진공 상태로 밀폐하여 캡슐화할 수 있다.

기존 CMOS 웨이퍼 위에 MEMS 구조를 구축하려면 여러 가지 과제를 해결해야 한다. 첫째, 열 호환성은 제조 흐름의 열 주기를 거칠 때 재료와 디바이스가 동일하게 반응한다는 것을 의미하지 않는다. 예를 들어 SiGe는 열 팽창 계수(CTE)가 한 자리 숫자 ppm
/°C일 정도로 압축력을 갖는 반면, 밑에 있는 금속 스택은 일반적으로 신장성이 높으며 CTE는 10~20 ppm/℃로 나타난다. 작업 가능한 MEMS 구조와 안정적인 전기 인터커넥트를 생산하려면 흐름에 포함된 모든 재료에 대한 전문적인 지식, 그리고 이들이 공존하도록 설계할 수 있는 기술적 전문성이 필요하다.
기판 외부방출도 고려해야 한다. 열 주기에서 느슨해진 분자가 유리되어 기판에서 캐비티로 확산됨으로써, 공진기의 속성을 바꿔 놓을 수 있다. 따라서 디바이스의 단기적(품질 요인) 및 장기적 안정성(노후화) 모두에 적합한 진공 캡슐화를 달성하기 위해서는 퇴적 중에 백엔드 재료의 이화학(physicochemistry)에 신중을 기해야 한다.
제조 흐름이 복잡해지면 수량 감소 스태킹이 또 다른 문제를 일으킨다. 다행히도 CMEMS 공정은 세계에서 가장 철저하게 통제된 제조 환경 중에서 CMOS 제조 라인을 채택한다. 따라서 전체적인 가중 수치가 최소화되며, 최종 수치가 90% 후반 정도의 일치율을 보일 만큼 CMOS의 수치와 비슷하다.
CMEMS 제조 공정을 위한 현재 설계 규칙은 간격이 0.2 μm이고 라인 형상 크기가 0.5 μm인 MEMS 디바이스를 금속 계층이 8개인 0.13 μm RF/MS CMOS에 통합할 수 있다. 동일한 제조 능력이 0.18 μm 공정에서도 증명됐다. 이제 CMEMS는 완성된 제품/공정 설계 키트(PDK)에 지원되는 대용량(＞1,000 wpm)의 최상위 계층 CMOS 파운드리에서 운영된다. 또한 CMOS와 MEMS, 진공 캡슐화, 웨이퍼 수용 및 칩 프로브를 같은 라인에 통합하고 확장성 및 품질 보증 면에서 커다란 이점을 제공한다. CMEMS는 같은 흐름 내에서 서로 다른 유형의 디바이스(공진기, 관성 센서 등)를 제조할 수 있게 해주는 플랫폼 기술로 간주될 수도 있다.

모든 것을 바꾸는 MEMS 통합
액티브 전자 장치를 MEMS 부품과 통합할 수 있게 되면 주파수 제어 제품의 비용이 크게 절감된다. 하지만 이것이 타이밍 산업에서 거스를 수 없는 대세가 된 또 다른 이유가 있을까? 이에 대한 대답이 확실하게 “그렇다”일 수밖에 없는 몇 가지 이유가 있다.

시장 압박 - 성숙시장의 특징인 끊임없는 가격 인하로 더 많은 기능을 시스템-온-칩(SoC) 디바이스에 통합해야 한다. 몇 년 전에 CMOS의 통합 패시브에 대한 금속 옵션 덕분에 다수의 혁신적 제품이 쏟아져 나왔듯이, CMEMS의 기능은 MEMS 디바이스를 CMOS 위에 바로 내장할 수 있어 차세대 혁신을 이끌 것이다.
 
폼 팩터 - CMEMS 기술은 현세대 오실레이터, 관성 센서 또는 쿼츠 디바이스에서 사용되는 패시브 및 액티브 IC의 스택이 들어 있는 큰 부피의 패키지를 필요로 하지 않는다. 일체형 통합이 이루어지지 않을 경우 대부분의 설계에서는 상대적으로 두껍고(＜1 mm), 상대적으로 많은 양의 PCB 공간을 차지하고, 개별 구성 요소가 시스템을 더욱 복잡하게 만드는 패키지를 채택해야 한다.



성능 - 일체형 통합 기술은 시스템 설계 최적화에서 더 많은 유연성을 제공한다. 예를 들어(그림 4 참조) 오실레이터의 피드백 증폭기에서 필요한 주요 게인은 액티브 파트와 공진기 사이에 있는 기생용량의 영향을 크게 받는다. 이것은 p라는 매개 변수로 표시되어 있다. p 매개 변수가 클수록 안정적인 진동을 생성하는 데 필요한 게인(gmcrit)이 줄어들고, 따라서 더 적은 전력(I0)으로도 같은 출력 수준(V0)을 발생시켜야 한다.
공진 부품의 손실은 전력 소비에도 영향을 미치지만, 마이크로 스케일 디바이스에서는 삽입 손실(운동 내성 Rx로 표시됨)보다 디바이스의 극단적으로 낮은 기생 손실이 더 큰 영향을 미치기 때문에 시스템을 낮은 전력에 좀 더 쉽게 최적화할 수 있다. 센서도 MEMS 통합을 통해 향상된 성능의 이점을 누린다. 센서와 판독 회로 사이의 기생용량 감소가 유효 감도를 향상시키기 때문이다.

비용 절감 - 이것이 CMOS-MEMS 일체형 통합을 수용하는 가장 큰 동기일 수도 있다. MEMS를 CMOS 제조 라인에 통합하면 별도의 전용(그리고 값비싼) MEMS 제조가 불필요하다. CMEMS 기술은 CMOS 파운드리가 강력한 MEMS 제품 설계 키트를 공유 제조 라인과 연관된 툴세트에 추가할 수 있도록 해준다. 파운드리는 업계 표준 웨이퍼 프로세싱 장비를 사용하여 MEMS 디바이스를 만들 수 있기 때문에 반도체 산업이 차세대 고밀도 공정 및 대형 웨이퍼로 전환할 때 이에 맞춘 ‘미래 보장’ 성장 경로를 MEMS 고객들에게 제공할 수 있다. 또한 MEMS 및 전자 장치의 공동 통합은 웨이퍼 레벨 칩-스케일 패키징을 통해 어셈블리 및 테스트 비용을 대폭 낮출 수 있다.

주파수 제어 제품에서 나타나는 문제를 해결하는 CMEMS
쿼츠는 수명이 매우 길고 단기적인 안정성이 탁월하기 때문에 주파수 제어의 표준이 되었으나, 여러 가지 한계도 안고 있으며 MEMS 기반 주파수 제어 제품에서 흔히 사용 가능한 몇 가지 매우 중요한 기능을 제공할 수 없다.
MEMS 기반 솔루션, 특히 CMEMS는 쿼츠 타이밍 제품을 생산하는 데 사용되는 특수 제조 흐름에 의존하지 않기 때문에 긴 리드 타임(몇 주 또는 심지어 몇 개월)으로 공급망을 복잡하게 만드는 일이 없다. 표준 제조 및 패키징 기술을 사용하기 때문에 CMEMS 디바이스는 리드 타임이 짧고(2주 미만) 초소형 패키지로 사용될 수 있다. 심지어 가까운 미래에 크기가 더욱 작아질 것으로 예상된다.
MEMS 구조는 쿼츠 디바이스보다 더 높은 수준의 응력, 진동 및 충격을 견딜 수 있기 때문에 안정성이 크게 향상되고 현장 사용 시 고장 가능성이 현저히 낮아진다. CMEMS 통합 클럭은 오프-칩 쿼츠 공진기보다 보드 설계 및 EMI 문제에도 덜 민감하며, CMOS 전용 제품에서 사용되는 것과 매우 유사한 신뢰성 보증 과정을 거칠 수 있다. 이 과정은 쿼츠 기반 제품을 보증하는 과정보다 훨씬 더 엄격하다.
MEMS 공진기 기술이 쿼츠 크리스털의 여러 가지 근본적 한계를 극복하기는 했지만 주파수 제어 시장에 처음 진입할 때 일어나는 자체적인 문제점도 있었다. 첫째, MEMS 공진기는 작은 크기의 부작용으로 동급 쿼츠 기반 디바이스보다 변환 효율성이 훨씬 낮고, 이로 인해 신호 대 잡음비가 현저히 낮다. 둘째, 단결정 및 다결정 실리콘이나 심지어 poly-SiGe까지 포함하는 일반 MEMS 재료가 온도에 따라 큰 차이를 보인다.
신중하게 설계하지 않는 한, MEMS 공진기는 전체적으로 안정성이 낮아질 수 있다. 주파수 온도 계수가 -30 ppm/℃까지 높아질 수 있기 때문이다. 또한 MEMS 디바이스의 작은 크기로  쿼츠 기반 디바이스보다 물리적으로 잘라내기 어렵고, 이는 초기 정확성에 영향을 미친다. MEMS 디바이스의 노후화 및 신뢰성의 특징에 대한 엔지니어링 지식이 쿼츠 디바이스보다 훨씬 부족하며, 이것은 오프셋 사양이 ppm 또는 ppb 대신 %로 표현되는 여러 가지 이유 중 하나이기도 하다. 따라서 기본적인 MEMS 공진기에는 약 ±0.2%의 6-시그마 범위가 있으며, 이것은 주파수 제어에 주로 필요한 10~20 ppm에 훨씬 미치지 못한다.



이 문제를 해결하기 위해 보완 회로를 통해 MEMS 레퍼런스에 고정된 별도의 오실레이터를 채택하는 ‘MEMS 안정화 VCO’를 구축할 수 있다(그림 5 참조). MEMS 레퍼런스에 불일치가 있는 경우, 제어 루프는 MEMS 오실레이터와 VCO 사이에 미리 정해진 비율을 적용함으로써 출력 주파수를 보정한다. 이 회로의 디지털 PLL은 출력 주파수를 프로그래밍할 수 있게 해주는데, 이것은 쿼츠 오실레이터에서 추가 회로 없이는 불가능한 것이다. VCO는 트림 값을 조정해 MEMS 오실레이터 온도 차이를 보정할 수 있는 온도 센서 입력값도 수용한다.
MEMS 공진기의 내재적인 특성인 커다란 온도 차이는 초기 MEMS 솔루션에서 또 하나의 약점을 만들었다. 온도 센서와 VCO 주파수 출력 사이에 매우 가파른 오픈 루프 전송이 발생하는 것이 문제였다. 이로 인해 중대한 단기적 안정성 문제, 그리고 빠른 과도 온도 차이에 대한 과민성이 발생할 수 있다.
CMEMS 기술은 문제의 주 원인(구체적으로는 MEMS 공진기의 기계적 안정성)을 해결하고, 여기에 기계적 보상 매커니즘을 추가함으로써 이 문제를 해결한다. 이 매커니즘은 공진기 구조의 주요 부분을 온도에 반대 반응을 일으키는 다른 재료와 합금함으로 만들어진다. SiGe 및 다른 MEMS 구조 재료는 일반적으로 -60에서 -80 ppm/℃ 범위 내의 TCE(Young의 온도 계수) 값을 보이는데, 이는 실질적으로 온도가 상승함에 따라 부드러워진다는 것을 의미한다. CMOS 제조 환경에서 흔히 사용되는 재료인 이산화규소(SiO2)는 온도가 상승함에 따라 단단해진다. 가장 중요한 곳, 즉 최대 응력점에 작은 산화물 틈의 형태로 보정 재료를 넣음으로써 MEMS 공진기는 쿼츠 공진기와 비슷한 온도에서 안정성을 얻을 수 있다. 그림 6에 있는 Lam?모드 공진기는 구조 계층에 포함된 산화물 틈 패턴으로 수축 및 팽창 모드를 보정한다. 최종 상호 작용은 0(네이티브 SiGe 벌크 모드 디바이스의 경우 -30 ppm/℃ 정도에서 시작)에 매우 가까운 1단계 계수를 어떤 온도에서나 주파수가 안정적인 2단계 특성(AT 절삭 수정 결정판의 동작에 가까움)으로 보정한다. 석영 절삭과 달리 이 기술은 면내, 면외 등 어떤 모드 형태나 어떤 주파수에도 적용할 수 있으며 좀 더 광범위하게는 어떤 기계 장치에도 적용할 수 있다.



또한 산화물 틈을 정의하는 마스크 패턴을 간단히 변경해 열 차이를 없앨 수 있다. 신중하게 설계된 온도 센서(최적의 노이즈/전력 균형을 맞추도록 설계됨)에서 이 기능을 사용할 경우 CMEMS 기반 오실레이터는 1세대 MEMS 오실레이터보다 몇 배나 낮은 일정 ppb 범위 내에서 단기적 안정성을 선보일 수 있다. 그런 다음에 온도 보정 기능이 시스템 수준에서 디바이스의 온도 안정성을 전체 산업 범위에 걸친 ppm 수준으로 보정함으로써 이 공정을 완료한다.
또한 CMEMS 기술은 어셈블리 간 열 슬루가 보정 루프에서 가장 중요한 요소가 되는 복잡한 멀티칩 설계에 비해 커다란 성능 이점을 제공한다. 일반적인 2칩 스택 다이 어셈블리에서는 CMOS 칩, 와이어 본드 및 다이 부착 에폭시, MEMS 칩, 패키지 자체 등 모든 것이 공진기, 그리고 열 편위를 보정하는 데 사용되는 온도 센서 사이의 열 전송에 영향을 미친다. CMEMS 기반 솔루션은 기계적으로 보정된 디바이스와 매우 짧은 열 경로, 작은 열 시간 상수 등을 통해 다른 기존 솔루션보다 몇 배나 더 높은 열 슬루 저항력을 갖게 만듦으로써 이러한 문제를 극복한다.
마지막으로 기계적 온도 보정은 환경적 영향(예: 온도 센서의 오프셋으로 인한 열변형이 땜납 역류 이동, 노후화 및 전체적인 정확도에 직접적인 영향을 미치는 경우)을 최소화하는 데 중요한 역할을 한다. CMEMS, 2칩 MEMS 및 쿼츠 기술의 열 안정성을 비교하는 실험은 본 문서를 발췌한 백서에 자세히 설명되어 있다[1]. 환경적인 요인으로 인해 발생할 수 있는 열, 주파수 및 전압 레퍼런스 차이에 대한 민감도 또는 패키지와 제품 통합 디바이스 자체에서 발생하는 노후화 과정을 최소화하도록 CMEMS 시스템을 설계하는 방법에 대한 자세한 내용도 해당 백서에 나와 있다.
이러한 증명된 결과를 바탕으로 악조건 속에서 탁월한 제어력과 견고함을 제공하는 CMEMS 기술은 CMEMS 솔루션이 디바이스 수명 동안 받는 모든 영향을 고려하여 주파수 초기 정확도 및 안정성을 지정할 수 있게 해준다. 전체 정확성이라고도 불리는 이 주요 특징은 쿼츠 또는 기타 MEMS 기반 오실레이터에서는 제공되지 않는다.

주파수 제어 산업에서의 패러다임 변화, 그리고 그 이상의 것
CMEMS 기술은 쿼츠 솔루션의 장점을 유지하고 심지어 더욱 발전시키면서 MEMS 기반 솔루션의 모든 이점을 결합해 주파수 제어 산업에서 긍정적인 변혁을 가져오고 있다. 주요 이점은 다음과 같다.

- 고급 CMOS 라인에서의 간소화된 웨이퍼 레벨 제조
- 간소화된 표준 패키징
- 프로그래밍 가능성 및 짧은 리드 타임
- IC 산업 표준을 충족하는 신뢰성
- 느린 노후화 특징
- 낮은 변형 감도(땜납 역류 후 초기 정확성)
- 양호한 온도 안정성(기계적 보정)
- 빠른 열 과도 현상에 대한 면역성
- 저잡음 레퍼런스를 위한 확장 주파수 범위
- EMI 내성

CMEMS 기술은 웨이퍼 레벨 칩 스케일 패키징을 지원할 수 있는  표준 오실레이터 공간 크기를 넘어 패키징 및 폼 팩터 로드맵을 확장할 수 있는 가능성을 열어 준다. 필요한 경우 완성된 CMEMS 제품을 웨이퍼 형태로 제공해 시스템 인 패키지 통합을 위한 웨이퍼 보정, 주파수 보장 레퍼런스를 판매할 수도 있다. 이러한 비즈니스 모델은 타이밍 디바이스를 각각의 단일 SoC에 컴패니언 칩으로 통합하거나, 때로는 직접 포스트 프로세싱 기술을 사용하여 SoC 자체에 통합할 수 있다.
타이밍 시장을 위한 이 고급 기술의 첫 번째 상용 제품은 실리콘랩스에서 선보인 Si50x CMEMS 오실레이터 제품군이다. Si50x 제품군 이후로 추가적인 CMEMS 오실레이터가 계속해서 발표될 예정이다. CMEMS 기반 주파수 제어 제품의 후속 제품 라인은 저주파수에서 고주파수까지, 내장된 소비자 제품에서 고성능 통신 및 네트워킹 애플리케이션까지 다양한 전자 장치 시장을 대상으로 할 전망이다.  

참고문헌
[1] E. P. Quevy, “CMEMS® Technology: Leveraging High-Volume CMOS Manufacturing for MEMS-Based Frequency Control,” - 실리콘랩스가 발간한 백서