램버스, 데이터센터 칩용 CXL 3.1 컨트롤러 IP 발표

2024-01-25

윤범진 기자, esmaster@elec4.co.kr

인공지능(AI)의 붐은 데이터센터(data center)에 엄청난 변화를 일으키고 있다. 계산 집약적인 워크로드는 CPU, 가속기, 스토리지 간의 저지연, 고대역폭 연결에 대한 전례 없는 수요를 주도하고 있다.

CXL^®(Compute Express Link^®) 인터커넥트는 저지연, 고대역폭 연결을 통해 데이터센터의 성능과 효율성을 높일 수 있는 새로운 방법을 제공한다. 램버스(Rambus)는 CXL 3.1 컨트롤러 IP에 자사의 PCI Express 6 기술을 활용한다.

대규모 데이터센터의 세 가지 메모리 과제

CXL 3.1은 최대 64GT/s의 데이터 전송 속도를 지원하며 인터커넥트 패브릭의 일부로 다중 계층(multi-tiered) 스위칭을 제공하여 확장성이 뛰어난 메모리 풀링과 공유를 가능하게 한다. 이러한 기능은 차세대 데이터센터에서 높은 메모리 비용과 메모리 자원 부족을 완화하는 동시에 필요할 때 메모리 대역폭과 용량을 늘리는 데 핵심적인 역할을 하게 될 것이다.

램버스의 실리콘 IP 총괄 매니저 니라즈 팔리월(Neeraj Paliwal)은 “생성형 AI와 기타 첨단 워크로드의 성능 요구 사항에는 CXL로 구현되는 새로운 아키텍처 솔루션이 필요합니다. 램버스 CXL 3.1 디지털 컨트롤러 IP는 고객의 최첨단 칩 설계를 위한 최신 CXL 표준의 처리량(throughput), 확장성, 보안을 제공하는 이 핵심 기술에서 램버스의 리더십을 확장합니다”라고 말했다.

램버스 CXL 3.1 컨트롤러 IP는 ASIC과 FPGA 구현에 모두 적합하다. CXL.io 프로토콜을 위해 램버스 PCIe^® 6.1 컨트롤러 아키텍처를 사용하고, CXL에 특화된 CXL.cache 및 CXL.mem 프로토콜을 추가한다.

CXL 3.1 컨트롤러 블록 다이어그램

내장된 무지연(zero-latency) 무결성 및 데이터 암호화(Integrity and Data Encryption, IDE) 모듈은 CXL과 PCIe 링크에 대한 물리적 공격을 차단하는 최첨단 보안을 제공한다. 이 컨트롤러는 독립형으로 제공되거나 고객이 선택한 CXL 3.1/PCIe 6.1 PHY와 통합될 수 있다.