[기고] 매끄러운 UVLO 및 OVLO 구현을 위해 히스테리시스를 추가하는 몇 가지 방법
  • 2021-06-08
  • 글 / 핀케쉬 사흐데브(Pinkesh Sachdev) 선임 애플리케이션 엔지니어, 아나로그디바이스(Analog Devices, Inc.)


임계값 히스테리시스는 전원 잡음이나 저항성분이 존재하는 경우에도 매끄럽고 채터 없는 록아웃 기능을 달성하는 데 필요하다. 이 글에서는 간단한 UVLO/OVLO 회로를 살펴본 후, 디폴트 값이 충분하지 않을 때 필요한 임계값 히스테리시스를 추가하는 몇 가지 간단한 방법을 알아본다.



저항 분배기는 고전압을 저전압 회로가 과구동되거나 손상되지 않으면서 수용할 수 있는 레벨로 감쇠시킨다. 전력 경로 제어 회로에서 저항 분배기는 전원공급장치의 저전압 및 과전압 록아웃 임계값을 설정하도록 도와준다. 이러한 공급 전압 인증 회로는 자동차 시스템, 배터리로 구동되는 휴대용 계측기, 데이터 처리 및 통신 보드에서 찾아볼 수 있다.

저전압 록아웃(UVLO)은 다운스트림 전자 시스템이 비정상적으로 낮은 공급 전압으로 동작하지 못하도록 함으로써 시스템 오작동을 방지한다. 예를 들어 디지털 시스템은 공급 전압이 규격보다 낮을 때 비정상적으로 작동하거나 동작을 완전히 멈출 수도 있다. 전원이 충전 가능한 배터리인 경우, UVLO는 극심한 방전으로 인한 배터리 손상을 방지한다. 과전압 록아웃(OVLO)은 손상을 줄 만한 고전압으로부터 시스템을 보호한다.

저전압 및 과전압 임계값은 시스템의 유효 동작 범위에 따라 달라지기 때문에, 저항 분배기를 사용하여 동일한 제어 회로에서 사용자 지정 임계값을 설정할 수 있다. 임계값 히스테리시스는 전원 잡음이나 저항성분이 존재하는 경우에도 매끄럽고 채터 없는 록아웃 기능을 달성하는 데 필요하다. 이 글에서는 간단한 UVLO/OVLO 회로를 살펴본 후, 디폴트 값이 충분하지 않을 때 필요한 임계값 히스테리시스를 추가하는 몇 가지 간단한 방법을 알아본다.

UVLO 회로와 OVLO 회로

그림 1은 UVLO 회로를 보여준다(현재 히스테리시스는 없다). 회로에는 네거티브 입력에 포지티브 레퍼런스 전압(VT)을 갖는 비교기가 있다. 비교기는 전원공급장치 입력과 다운스트림 전자 시스템 간의 경로를 열거나 닫는 전원 스위치를 제어한다. 비교기의 포지티브 입력은 입력에서 저항 분배기에 연결된다.



전원이 들어와서 0V에서 상승하기 시작하면, 비교기 출력은 초기에는 로우이므로 전원 스위치는 계속 오프 상태를 유지한다. 포지티브 입력이 VT에 도달하면 비교기 출력이 트립(trip)한다. 이때 하단 저항의 전류는 VT/RB이다. 비교기에 입력 바이어스 전류가 없으면 동일한 전류가 RT에 흐른다. 따라서 비교기가 트립할 때 공급 전압은 VT+RT×VT/RB=VT×(RB+RT)/RB이다. 이 값은 저항 분배기에 의해 설정된 전원공급장치의 UVLO 임계값이다.

예를 들어 VT가 1V이고 RT=10×RB이면 UVLO 임계값은 11V이다. 이 임계값보다 아래일 때는 비교기 출력이 로우이고 전원 스위치가 열린다. 이 UVLO 임계값을 넘어서면 스위치가 닫히고 전원이 인가되어 시스템이 켜진다. 임계값은 RB와 RT의 비율을 변경하여 쉽게 조정할 수 있다. 절대 저항 값은 분배기에 대해 배정된 바이어스 전류의 양에 의해 설정된다(후반부에 자세히 설명). OVLO 임계값을 설정하려면 비교기의 2개 입력을 서로 바꾸면 된다(예: 그림 2의 하단 비교기 참조). 이 경우 입력이 높이 상승하면 비교기 출력이 로우가 되고 스위치가 열린다.

글의 주제에서 벗어난 이야기지만, N-채널 또는 P-채널 전력 MOSFET을 사용하여 스위치를 구현할 수 있다. 앞의 설명은 게이트 전압이 로우일 때(예: 0V) N-채널 MOSFET 스위치가 열린다고(높은 저항) 가정한다. N-채널 MOSFET을 완전히 닫으려면(낮은 저항), 게이트 전압이 전원보다 적어도 MOSFET 임계 전압만큼은 높아야 하므로, 차지 펌프가 필요하다. LTC4365, LTC4367 및 LTC4368 같은 보호 컨트롤러는 비교기와 차지 펌프를 통합하여 N-채널 MOSFET을 구동하면서 여전히 낮은 무부하 전류를 소비한다.

P-채널 MOSFET은 차지 펌프는 필요 없지만, 게이트 전압 극성이 반대이다. 즉, 고전압이 P-채널 MOSFET 스위치를 열고, 저전압은 닫는다. 저항 분배기로 돌아가 보자. 단일 3-저항 스트링이 UVLO와 OVLO 임계값을 모두 설정하므로(그림 2), 2개의 개별적인 2-저항 스트링을 사용할 때보다 1개의 분배기 바이어스 전류를 절약할 수 있다.

UVLO 임계값은 VT×(RB+RM+RT)/(RB+RM)이고, OVLO 임계값은 VT×(RB+RM+RT)/RB이다. AND 게이트는 2개 비교기의 출력을 결합한 다음, 이를 전원 스위치에 보낸다. 따라서 입력 전압이 저전압과 과전압 임계값 사이에 있으면 전원 스위치를 닫고 시스템에 전력을 공급한다. 그렇지 않으면, 스위치가 열리고 시스템으로부터 전원이 차단된다. 분배기의 전류 소비가 문제가 되지 않는다면 분리된 저전압 및 과전압 분배기는 각각의 임계값을 서로 독립적으로 조정할 수 있어 더 많은 유연성을 제공한다.



히스테리시스가 있는 UVLO와 OVLO

그림 1에서 전원공급장치가 천천히 상승하고 잡음이 있거나 또는 (배터리에서처럼) 전원이 부하 전류가 존재할 때 전압 강하를 일으키는 고유 저항을 갖는 경우, 비교기의 출력은 입력이 UVLO 임계값을 넘을 때 하이와 로우를 반복적으로 전환한다. 이는 입력 잡음 또는 전원 저항을 통과하는 부하 전류로 인한 강하로 인해 비교기의 포지티브 입력이 VT 임계값 위와 아래로 상승과 하강을 반복하기 때문이다.

배터리로 구동하는 회로의 경우, 이는 끝나지 않는 발진이 될 수 있다. 히스테리시스가 있는 비교기를 사용하면 이러한 채터를 없앨 수 있어 스위치 전환이 보다 매끄러워진다. 그림 3에서 보듯이 히스테리시스 비교기는 상승(예: VT+100mV)과 하강 입력(예: VT-100mV)에 대해 서로 다른 임계값을 제공한다. 비교기 레벨에서 히스테리시스는 RB 및 RT에 의해 전원 레벨에서 200mV×(RB+RT)/RB로 확장된다.

전원 입력에서 잡음 또는 하강이 이 히스테리시스보다 낮으면, 채터가 제거된다. 만약 비교기에 의해 제공되는 이러한 히스테리시스가 존재하지 않거나 충분하지 않다면 히스테리스를 추가하거나 증가시키는 방법이 있다. 이러한 모든 방법은 분배기 탭에서 포지티브 피드백을 사용한다. 예를 들면 비교기가 트립할 때 상승하는 비교기 입력은 더 높게 뛴다. 단순화를 위해 다음 식에서는 비교기 내부에 히스테리시스가 없다고 가정한다.

분배기에서 출력까지 저항 추가(그림 3):

분배기 탭(비교기의 포지티브 입력)에서 전원 스위치 출력까지 저항(RH)을 추가한다. 공급 전압이 0V에서 상승하기 시작하면, 비교기의 포지티브 입력이 VT보다 낮고 비교기 출력이 로우이므로 전원 스위치는 오프 상태를 유지한다. 스위치 출력은 시스템 부하로 인해 0V라고 가정한다. 따라서 입력 임계값 계산에서 RH는 RB와 병렬이다. 상승 입력 저전압 임계값은 VT× ((RB || RH)+RT)/(RB || RH)이며, 여기서 RB || RH = RB×RH/(RB+RH)이다.

스위치는 이 임계값보다 높을 때 켜지고 전원을 시스템에 연결한다. 하강 입력 저전압 임계값을 계산하려면 스위치가 닫히므로 RH는 RT와 병렬이다. 하강 입력 저전압 임계값은 다음과 같다. VT×(RB+(RT || RH))/RB, 여기서 RT || RH=RT ×RH/(RT+RH)이다. 비교기 자체에 히스테리시스가 있는 경우, 앞의 식에서 VT를 상승 또는 하강 비교기 임계값으로 대체한다. 그림 1의 사례에서 VT= 1V 및 RT= 10×RB를 다시 떠올려 보면, 여기서 상승과 하강 임계값은 모두 비교기 히스테리시스나 RH가 없이 11V이었다.

그림 3에서와 같이 RH=100×RB를 추가하면 상승 입력 임계값은 11.1V가 되고 하강 임계값은 10.09V가 된다. 즉 1.01V의 히스테리시스가 생성된 셈이다. 이 방법은 OVLO에는 효과가 없다. 상승 입력이 전원 스위치를 꺼서 RH가 비교기 입력을 더 높은 값이 아닌 (스위치를 다시 켜는) 더 낮은 값으로 구동하기 때문이다.



저항 스위칭 (그림 4):

히스테리시스를 추가하는 또 다른 방법은 저항을 스위칭하여 하단 저항의 유효 값을 변경하는 것이다. 스위치된 저항은 병렬(그림 4a) 또는 직렬(그림 4b)일 수 있다. 그림 4a를 보면, VIN이 로우이면(즉 0V), 비교기의 출력(UV 또는 OV 노드)이 하이가 되어 N-채널 MOSFET M1을 켜고 RH를 RB와 병렬로 연결한다. M1의 온-저항이 RH에 비해 무시할 만한 수준이거나 RH의 값에 포함된다고 가정한다.



상승 입력 임계값은 그림 3: VT×((RB || RH)+RT)/(RB || RH)와 동일하다. VIN이 이 임계값을 넘으면, 비교기 출력이 로우가 되어 M1을 끄고 분배기에서 RH를 차단한다. 따라서 하강 입력 임계값은 그림 1: VT×(RB+RT)/RB와 동일하다. VT=1V, RT= 10×RB, 및 RH=100×RB로 예시를 계속하면, 상승 입력 임계값은 11.1V이고 하강 임계값은 11V이다. 즉 RH가 100mV의 히스테리시스를 생성한다. 이 방법과 다음의 방법은 비교기 출력이 전원 스위치(그림에 표시되지 않음)를 어떻게 켜느냐에 따라 UVLO 또는 OVLO에 사용할 수 있다.

그림 4b의 구성은 상승 입력 임계값을 VT×(RB+RT)/RB로, 하강 입력 임계값을 VT×(RB+RH+RT)/(RB+RH)로 제공한다. 그림 4의 RH=RB/10는 상승 입력 임계값으로 11V를, 하강 임계값으로 10.091V를, 즉 909mV의 히스테리시스를 제공한다. 이는 그림 4b 구성에서 훨씬 큰 히스테리시스를 생성하려면 훨씬 작은 RH가 필요하다는 것을 보여준다.

전류 스위칭 (그림 4a):

그림 4a의 저항 RH는 전류 소스 IH로 대체할 수 있다. 이 방법은 LTC4417 및 LTC4418 우선순위 컨트롤러에 사용된다. VIN이 낮으면 비교기의 높은 출력이 IH를 활성화한다. 상승 입력 임계값에서 비교기의 네거티브 입력은 VT이다. 따라서 RT의 전류는 IH+VT/RB이며, 이에 따라 상승 임계값은 VT+(IH+VT/RB) ×RT=VT×(RB+RT)/RB+IH×RT이다. VIN이 이 임계값을 넘으면 IH는 비교기의 로우 출력에 의해 꺼진다. 그러므로 하강 임계값은 그림 1: VT×(RB+RT)/RB와 동일하며, 입력 임계값 히스테리시스는 IH×RT이다.

저항 분배기 바이어스 전류

앞의 식은 비교기 입력의 입력 바이어스 전류가 영(0)이라고 가정한 반면, 예제에서는 절대값 대신 저항비만 고려했다. 비교기 입력은 입력 오프셋 전압(VOS), 레퍼런스 부정확성(VOS로 억제 가능) 및 입력 바이어스 또는 누설 전류(ILK)를 모두 갖는다. 그림 1의 트립 포인트에서 분배기 바이어스 전류 VT/RB가 입력 또는 누설보다 훨씬 크면 제로 누설 가정은 유효하다.

예를 들어 입력 누설 전류의 100배인 분배기 전류는 누설로 인한 입력 임계값 오차를 1% 미만으로 유지한다. 또 다른 방법은 누설로 인한 임계값 오차를 오프셋 전압의 오차와 비교하는 것이다. 비교기의 비이상적인 특성은 그림 1 입력 저전압 임계값 식을 (VT±VOS)×(RB+RT)/RB±ILK×RT(앞의 히스테리시스 전류 식과 유사)로 바꾼다. 이 식은 (VT±VOS±ILK×RB×RT/(RB+RT))×(RB+RT)/RB로 다시 쓸 수 있다.

입력 누설은 비교기의 임계값 전압에 존재하는 오차로서 나타나며, 이러한 오차는 적절한 저항을 선택함으로써 오프셋 전압, 즉 ILK×(RB || RT)<VOS와 관련하여 최소화할 수 있다. 일례로 LTC4367 저전압 및 과전입 보호 컨트롤러는 UV 및 OV 핀에 대해 최대 ±10nA의 누설을 가지며, UV/OV 핀 비교기의 500mV 임계값 오프셋 전압은 ±7.5mV(500mV의 ±1.5%)이다. ±3mV(500mV의 ±0.6% 또는 7.5mV 오프셋의 절반 미만)의 누설로 인한 임계값 오차를 할당하면 RB || RT<3mV/10nA = 300kΩ이 된다.

0.5V 비교기 임계값으로 11V 입력 저전압 임계값을 설정하려면 RT=RB×10.5V/0.5V=21×RB가 필요하다. 따라서 RB || RT=21×RB/22<300kΩ이며, RB<315.7kΩ가 된다. RB에 대한 가장 가까운 1% 표준 값은 309kΩ이며, RT는 6.49MΩ가 된다. 트립 포인트에서 분배기 바이어스 전류는 0.5V/309kΩ=1.62μA이고, 이 값은 10nA 누설 전류의 162배이다. 이러한 종류의 분석은 비교기의 입력 누설 전류로 인한 임계값 오차를 증가시키지 않으면서 분배기 전류를 최소화할 때 중요하다.

맺음말

저항 분배기는 동일한 비교기 기반 제어 회로에서 전원공급장치의 UVLO 및 OVLO 임계값을 쉽게 조정할 수 있게 해준다. 전원 잡음 또는 저항은 전원이 임계값을 넘을 때 전원 스위치의 온/오프 채터링을 방지하기 위해 임계값 히스테리시스를 필요로 한다. 이 글에서는 UVLO 및 OVLO 히스테리시스를 구현하는 몇 가지 다른 방법을 살펴보았다.

기본 원칙은 비교기가 트립할 때 분배기 탭에서 약간의 포지티브 피드백을 갖는 것이다. 보호 컨트롤러 IC의 히스테리시스를 추가하거나 증가시킬 때 일부 방법은 비교기 출력 또는 IC 출력 핀에서 유사한 신호를 사용할 수 있는지에 의존한다. 저항 값을 선택할 때 비교기의 입력 누설이 임계값 오차의 주된 원인이 되지 않도록 주의한다.
 

 저자 소개 

핀케쉬 사흐데브(Pinkesh Sachdev)는 아나로그디바이스(Analog Devices)의 전력 시스템 관리 선임 애플리케이션 엔지니어이다. 인도 뭄바이에 있는 인도 공과대학과 미국 스탠포드 대학에서 각각 전기공학 학사 및 석사학위를 받았다. 문의: pinkesh.sachdev@analog.com

 

<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>

본 기사의 전문은 PDF문서로 제공합니다. (로그인필요)
다운로드한 PDF문서를 웹사이트, 카페, 블로그등을 통해 재배포하는 것을 금합니다. (비상업적 용도 포함)
 PDF 원문보기


  • 100자평 쓰기
  • 로그인

TOP