FOPLP 등의 자사 첨단 후공정 플랫폼 활용할 계획
네패스가 추진한 '칩렛 이종 집적 초고성능 인공지능(AI) 반도체 개발' 과제가 과학기술정통부 주관 국가공모에 선정되었다.
이번 사업은 네패스가 총괄 및 1세부를 맡고 AI 반도체 설계업체인 사피온, 포항공대, 광주과학기술원(GIST) 등과 컨소시엄을 구성해 개발을 추진하게 된다. 사피온이 AI 용 NPU(Neural Processing Unit, 신경망처리장치)를 개발하고, 다수의 소자를 네패스가 칩렛(Chiplet) 패키지로 구현하는 프로젝트다.
칩렛이란 개별 칩을 이어 붙여 하나의 반도체로 만드는 방식으로, 반도체 팹 비용과 수율을 개선할 수 있는 구조다. 대표적인 칩렛 기반 고성능 반도체 개발 사례는 5나노와 6나노 프로세서를 단일 패키지로 제공한 AMD의 4세대 에픽프로세서와, 22개의 프로세서 타일을 붙여 만든 인텔의 사파이어 레피즈 등이 있다.
최근 칩렛 구조의 국제 표준화를 위해 삼성전자, TSMC, 인텔, AMD, ARM 등이 주축이 되어 'UCIe(Universal Chiplet Interconnect Express) 컨소시엄'을 출범하였으며 국내 후공정업체로는 유일하게 네패스가 '테크니컬 워크 그룹'으로 본 컨소시엄에 참여하고 있다.
반도체기술개발본부 김종헌 부사장은 "현재, AI 모델 크기나 연산량은 기하급수적으로 증가하고 있으며 이를 위해 연산 처리 코어 개수 증가 및 코어 성능 향상에 대한 요구가 가속화되고 있는 상황"이라며, "고속 연산 처리는 발열에 따른 성능저하로 이어질 수 있기 때문에 반도체 집적도의 한계, 고속처리에 따른 발열 및 기능 저하를 극복할 수 있는 대안으로 '칩렛'기술 확보에 중점을 두고 있다"고 전했다.
이번 과제는 발열을 극복하기 위한 최적화 설계 기술 개발과 이를 반영한 칩렛 통합 패키지 기술로 1,2 세부로 구성된다. 네패스는 과제를 통해 ▲발열 모델링 및 시뮬레이션을 통한 방열 최적화 아키텍처 개발 ▲전력·발열 분석에 따른 설계 기술을 반영한 아키텍처 개발 ▲10개 이상의 이종 반도체를 집적하는 칩렛 반도체 통합 패키지 기술 등을 개발 및 구현할 계획이며, 실제 필드와 유사한 상황에서 개발 기술을 적용한 성능 검증도 진행할 예정이다.
네패스는 사업화를 위해 회사가 보유한 FOPLP(Fan-out Panael Level Packaging), nSiP(System in Packaging) 등의 첨단 후공정 플랫폼을 활용할 계획이다. 또한, SK의 자회사인 사피온을 통해 데이터센터 및 엣지 컴퓨터 향으로 추진하고, 동시에 HPC(High Performance Computing)향의 네패스 고객 대상으로 시장을 확장해 나간다는 방침이다.
<저작권자©스마트앤컴퍼니. 무단전재-재배포금지>
