삼성, EUV 기반 7nm 양산하면서 시장 선도해

반도체 초미세 공정의 상징, EUV는 누가, 어떻게 사용하고 있나.

반도체 집적화의 핵심 기술은 노광기술에 있다. 리소그래피라 불리는 노광기술은 빛을 이용하여 마스크의 회로패턴 이미지를 웨이퍼로 정밀/고속 복사하는 기술이다. 회로를 축소하는 핵심기술로 전체 제조공정 시간 및 비용의 50% 이상을 차지한다.



삼성전자는 지난 4월 최초로 극자외선(EUV) 공정을 적용한 7나노미터 제품 공급을 시작했다고 밝히며 업계를 놀라게 했다. 인텔은 2014년 14nm FinFET 적용 이후, 최근 10세대 인텔 코어 프로세서 플랫폼인 아이스레이크를 10나노 공정으로 만들었다고 밝힌 바 있다.

TSMC는 2014년 20nm 적용 후, 16nm FinFET(2015년), 10nm FinFET(2016년), 7nm FinFET(2017년) 등에 돌입했으며 7nm ArFi는 출하하고 있으나, 7nm EUV는 지연중이다. 중국도 D램과 하이엔드 파운드리에서는 EUV 경험 및 인력 부족으로 기술 획득에 좀더 시간이 필요할 것으로 보인다.

광원, 펠리클, 레지스트 등 신기술이 난관

EUV(Extreme Ultra Violet), 즉 극자외선 파장은 인류가 한번도 사용해 본 적 없는 파장으로 단파장 특성을 지니고 있어 작은 형체의 관찰과 작은 패턴의 전사가 가능하다. 다만 모든 물질에서 강한 흡수가 일어나는 특성으로 활용이 어렵고 회절광학계가 아닌 반사광학계를 이용하여 노광기술에 적용할 수 있다.

EUV 적용 분야는 로직이나 D램에는 가능하나 낸드(NAND)에는 적합하지 않다.

낸드 기술은 2D 낸드로부터 3D 낸드로 발전하여 상대적으로 큰 피쳐 사이즈(feature size)를 이용하므로 노광기술이 아닌 증착과 식각의 기술에 의해 진화하고 있다. 하지만 7nm 로직은 80개 정도의 마스크와 여러 멀티 패터닝 레이어를 이용해 생산량이 증가하고 있으며 5nm 로직은 100개 이상의 마스크 레이어를 이용해 생산될 전망이다. 로직 분야에서의 EUV 적용은 7nm 프로세스의 2세대-3세대부터 시작되며 주로 ‘edge placement error’가 이슈이다.

D램은 마스크 수가 제한적이고 멀티 패터닝 레이어는 몇 개 안되며 커패시터 기술이 주도하고 있다. EUV는 몇 개 레이어에 적용하여 비용 절감이 가능하다.

한양대학교 EUV-IUCC 안진호 센터장은 “EUV 노광기술이 어려운 이유는 렌즈를 이용한 굴절광학계를 쓰는 DUV 노광기술에 비해, 미러를 이용한 반사광학계를 쓰는 EUV는 새로운 플라즈마 광원, 반사형 마스크 및 반사광학계, 고진공 노광환경, 나노 무기물 멤브레인 펠리클, 새로운 레지스트 등 신기술이 적용되어야 한다”고 말했다.


ASML 홈페이지 참조

일례로 레지스트의 문제는, EUV 포톤은 ArF 포톤에 비해 에너지가 14배가 크기때문에 같은 감도를 가진 레지스트를 감광시키는데 필요한 포톤의 개수는 1/14배로 줄어든다. 패턴의 가장자리에 분포하는 포톤 숫자의 저감으로 인해 ‘line edge roughness'가 심각하다는 단점이 있다. EUV 마스크 오염방지(펠리클)의 문제도 발생한다. 펠리클은 마스크의 직접 오염을 방지하기 위한 부품으로 투명 박막이 핵심기술이다.

안 센터장은 EUV에 대해 해상도, 감도 그리고 Stochastic defect를 동시에 만족시킬 수 있는 소재를 개발해야 하고 마스크 오염을 방지할 수 있는 펠리클 확보, High-NA 시스템에 대응할 수 있는 마스크 제작, EUV 효율 개선이 필요하다고 어려움을 토로했다. “새로운 비즈니스 기회가 열리고 있지만 높은 기술 난이도로 국내 기업의 시장 진출은 쉽지 않다. 하지만 산학연 협력을 통한 기술개발, 수요공급 기업간의 협력을 통한 성능 검증으로 기회를 찾아야 한다.”