On-demand Webinar
Design Verification & IC Implementation
IC 개발팀이 직면한 시급한 문제 해결 방안
지난 약 15년간 멘토 포럼은 반도체/전자 업계의 설계/검증 엔지니어들을 위한 가장 최신의 설계 방법론과 기술을 소개해 오던 EDA 분야 최고의 행사였습니다. 그리고 2021년 현재 Siemens EDA Forum이라는 이름으로 그 역사를 이어갑니다.
많은 분들의 성원에 힘입어, Siemens EDA Forum Seoul 2021을 성황리에 마칠 수 있었습니다. 포럼을 마친 후 연장 요청이 계속돼, 주요 세션을 엄선하여 “다시 보기＂를 통해 성원과 호응에 보답하고자 합니다. 다시 한 번 모든 것의 디지털화와 함께 진화된 EDA 기술 혁신을 경험해 보시기 바랍니다.
VOD 재생
재생시간 19분 49초
Fast Design Closure with Aprisa P&R
반도체 제조 기술의 발전이 계속됨에 따라 IC 디자인의 크기와 복잡성이 기하급수적으로 증가하고 있습니다. 이로 인해 IC 설계 프로젝트에서 설계 완결성 검증(design closure)까지 걸리는 시간이 길어지고 있을 뿐만 아니라 얼마나 걸릴 지도 불확실해지고 있습니다. 그 영향은 설계 프로세스의 디지털 배치 및 배선 단계에서 특히 심각합니다. 첨단 노드의 설계 완결성 검증에서 이처럼 엄청난 어려움을 야기하는 주된 요인 중 하나는 고유저항(resistivity)이 신호 타이밍에 미치는 영향력이 증가하고 있다는 점입니다. 커패시턴스(와이어 길이)를 추정하는 것만으로는 더 이상 배치 및 배선의 초기 단계에서 정밀하고도 상관성이 있는 타이밍 분석을 수행할 수 없게 되었습니다. 상세경로 기반의(Detaile-Route-Centric) 배치 및 배선 기술로 패러다임을 전환해야 합니다. 상세경로 와이어/비아 저항 및 신호 배선 패턴을 다양한 배치 및 배선 단계에서 손쉽게 볼 수 있어야 설계 완결성 검증을 가로막는 문제들을 완화시킬 수 있습니다. 이 웹 세미나에서는 Aprisa 상세경로 기반 배치 및 배선 아키텍처에 대한 개요를 제공합니다. 이것은 Siemens EDA가 첨단 공정 노드에서의 물리적 구현을 위해 최근에 인수한 기술입니다. 이 기술을 이용하면 타이밍/전력/DRC 및 기타 설계 지표들이 배치 및 배선 흐름 전반에 걸쳐 일관성을 갖게 되므로 흐름 내에서의 반복 작업이 줄어들고 설계 프로젝트에서 설계 완결성 검증에 이르기까지의 시간을 단축할 수 있습니다.
VOD 재생
재생시간 19분 49초
Accelerating nm Analog and Mixed Signal Verification with AFS eXTreme and Symphony
아날로그 및 혼성신호 설계는 오늘날의 기술 환경 전반에 보편화 되어 있습니다. 데이터 확장이 급격히 진행됨에 따라 복잡한 혼성신호 설계 개시가 폭발적으로 증가하고 있으며, 고성능 컴퓨팅, 통신, 자동차 및 사물 인터넷(Internet of Things)을 겨냥한 IC에 대해 새로운 검증 요건이 대두되고 있습니다. 이로 인해 성능, 크기 및 비용 문제를 해결하기 위해 보다 작은 프로세스 지오메트리로 전환하는 추세이지만 이러한 나노미터 지오메트리에서 완전히 추출된 설계를 시뮬레이션 하려면 비용이 많이 들고 테이프아웃이 지연될 수도 있습니다. 또한 검증 흐름의 속도를 크게 높이고 이러한 혼성신호 IC의 출시 시간을 단축할 수 있는 포괄적인 혼성신호 솔루션이 보편적으로 필요합니다. 이 프리젠테이션에서는 최신 AFS 혁신 기술인 Analog FastSPICE (AFS) eXTreme과 Symphony Mixed-Signal 플랫폼으로 현재와 미래의 아날로그 및 혼성신호 검증 요건을 해결하는 방법에 대해 살펴봅니다.
VOD 재생
재생시간 18분 50초
Accelerate DRC closure to enable faster tapeouts while optimizing SOC designs using the Calibre RealTime Digital Interface
P&R(배치 및 배선) 검증 엔지니어는 테이프아웃 마감일에 맞추는 한편으로 전력, 성능 및 면적 목표도 최적화하고자 고군분투합니다. 하지만 자동화된 설계 향상 기능은 변동성을 야기해 상위 수준/IP 블록 인터페이스 및 “라스트 마일” 기능/타이밍 ECO 오류와 같은 복잡한 DRC 오류가 칩 레벨에서 발생하는 결과를 가져올 수 있습니다. 이러한 유형의 오류는 복잡하기 때문에 일반적으로 P&R 엔지니어가 DRC 클로저 시에 수작업으로 디버깅하고 수정해야 합니다. 자동 오류제거(correct by construction) 정확도를 보장하면서 디버깅 시간을 최소화하기 위해 P&R 엔지니어는 Calibre RealTime Digital을 이용해 DRC를 본격적으로 실행하지 않고도 Calibre 사인오프 품질의 DRC 피드백을 즉각적으로 받습니다. 이 세션에서는 P&R 엔지니어가 Calibre RealTime Digital을 사용하여 P&R 환경 내에서 DRC 문제를 다루면서 테이프아웃 마감 시간을 준수하는 방법을 집중적으로 보여줍니다.
VOD 재생
재생시간 15분 46초
The easiest way to get started with IC/MEMS/Photonics Design and Verification
Tanner는 아날로그 스키매틱으로부터 완전한 아날로그/혼성신호 IC 설계 흐름을 제공하고 AFS, Calibre, 디지털 구현기 및 Questa와 같은 지멘스의 다른 동급 최고 툴과 연계될 수 있는 모든 기능을 갖추고 있습니다. 가장 잘 알려진 강력한 레이아웃 기능을 갖춘 Tanner MEMS Design Flow는 3D MEMS 설계 및 제작 지원 기능을 하나의 통합 환경에서 제공하며, MEMS 디바이스와 아날로그/혼성신호 처리 회로를 동일한 IC에 손쉽게 통합시켜 줍니다. Tanner Photonics는 선도적인 실리콘 포토닉스 설계 흐름으로서, 주요 광학 시뮬레이터 및 파운드리의 오류 없는 Calibre 사인오프와 통합될 수 있는 가장 개방적인 아키텍처와 기능을 갖추고 있어 최상의 생산 품질을 보장해 줍니다. Siemens EDA는 사용자 지원을 위한 완전한 에코시스템을 제공하기 위해 강력한 전담 PDK 팀을 보유하고서 주요 포토닉스 및 CMOS 파운드리 파트너들을 지원하고 있습니다. 현재 160개가 넘는 PDK 팀이 전세계의 30여 파운드리를 위해 일하고 있습니다.
회사소개
지멘스 EDA(Siemens EDA)는 Siemens Digital Industries Software 의 부문으로, EDA(Electronic Design Automation) 소프트웨어 및 하드웨어분야의 선두 기업입니다.
Siemens EDA는 검증된 소프트웨어 툴과 업계 최고의 기술을 제공하여 설계 및 시스템 레벨 확장의 과제를 해결함으로써 진보된 다음 단계의 기술 노드로 전환할 때 보다 예측 가능한 결과를 제공합니다. 실리콘 라이프사이클을 관리하는 클로즈드 루프 디지털 트윈을 통해 칩, 보드, 전기 및 전자 시스템을 위한 설계, 제조 및 클라우드 간에 데이터가 자유롭게 이동할 수 있습니다. 지멘스 EDA 는 개방성과 산업 제휴를 통해 EDA 와 전자 에코시스템에 걸쳐 협업과 상호운용성을 높이는데 주력하고 있습니다.
