기술백서 다운로드

전력 시스템 설계의 새로운 접근, FPA가 뭐길래
Factorized Power Architecture :
보드 탑재 전력의 고밀도 및 고효율화


Tom Curatolo
수석 어플리케이션 엔지니어

마더보드 부하 및 부하 전력의 증가와 함께 고전력 밀도의 달성이 한층 더 어려워짐에 따라 전력 시스템 아키텍처가 분배형 DC-DC 컨버터형(또는 브릭형)에서 중간 버스 아키텍처형(Intermediate Bus Architecture, IBA)으로 진화하였습니다. IBA를 사용하면, 컨버터에서 48V의 입력 전압을 12V로 낮추고, 비절연 POL 레귤레이터(non-isolated point-of-load regulators, niPOLs)는 12V의 전압을 특정 부하 전압의 요구사항에 맞게 조정합니다.
전력 시스템 아키텍처는 성능 요구 수준이 지속적으로 증가함에 따라, 변화하는 통신, 컴퓨팅 및 산업 분야의 새로운 도전 과제에 대한 해결책을 제시할 수 있는 방향으로 진화해 왔습니다.

최근의 전력 요구사항과 낮은 PoL 구동 전압(<<1V) 등으로 인해 시스템 성능에 영향을 미치는 IBA에 대한 새로운 요구 사항이 늘어나고 있습니다. 전력 증가에 대응하고 여러 부하(CPU, GPU, Ai 프로세서 등)에 대한 동적 부하 요구 사항을 충족하기 위해서는 전압 레귤레이터를 부하 입력 전원 단자에 최대한 가깝게 위치시켜야 합니다. 이러한 배치는 전력 분배 네트워크(PDN)로 알려진 인쇄 회로 기판이나 구리 전력면을 통한 전력 손실을 크게 감소시킵니다. 또한, 다수의 부하가 적용될 경우 극단적인 고전류 천이 응답(di/dt)이 요구되며, 이는 마더보드의 임피던스에 의해 영향을 받습니다.

그러나 고전류 전압 레귤레이터를 고전력 부하에 가깝게 설치할 경우, 고전력 지원을 위해 적용해야 하는 다수의 VR(niPOL)로 인해 IBA에 안좋은 영향을 미칠 수 있습니다. 이러한 경우 두 기기 사이의 공간을 넓혀 부하로부터의 거리(임피던스)가 증가하게 되며, 손실 증가와 그에 따른 동적 성능 저감으로 인해 전반적인 효율이 감소합니다.
12V에서 <<1V로의 변환비 또한 듀티 사이클 제한을 유발하여 다상 벅 niPOL 어레이에 심각한 장애로 작용합니다.



© Smart&Company