'파운드리 포럼 2019'에서 3나노 GAA 공정 설계 키트 배포 발표
SAFE-Cloud 서비스 출시, 설계에 필요한 고성능 클라우드 환경 제공
 
삼성전자가 3GAE(3나노 Gate-All-Around Early)의 공정 설계 키트(PDK v0.1, Process Design Kit)를 팹리스 고객들에게 배포했다고 밝혔다.

삼성전자가 14일(현지시간) 미국 산타클라라 메리어트 호텔에서 '삼성 파운드리 포럼 2019(Samsung Foundry Forum 2019)'를 개최하고 '차세대 3나노 GAA 공정'과 새로운 고객 지원 프로그램인 'SAFE^TM-Cloud'를 소개했다. 삼성전자는 지난해 GAA(Gate-All-Around)를 3나노 공정에 도입하겠다고 공개한 바 있다. 3나노 GAA 공정에서 1세대를 Early, 이후 성능과 전력이 개선된 2세대(3GAP)를 Plus라고 말한다.
 
공정 설계 키트는 파운드리 회사의 제조공정에 최적화된 설계를 지원하는 데이터 파일이다. 이를 활용하면 팹리스 업체가 제품 설계를 보다 쉽게 할 수 있어 시장 출시까지 소요 기간을 단축하고 경쟁력을 높일 수 있다.
 
삼성전자의 3GAE 공정은 최신 양산 공정인 7나노 핀펫 대비 칩 면적을 45% 가량 줄일 수 있으며, 약 50%의 소비전력 감소와 약 35%의 성능 향상 효과가 기대된다.
 
삼성전자는 3나노 공정에서 독자적인 MBCFET^TM(Multi Bridge Channel FET) 기술을 통해 차별화된 이점을 팹리스 고객사들에게 제공할 계획이다. MBCFET^TM은 기존의 가늘고 긴 와이어 형태의 GAA 구조를 한층 더 발전시켜 종이처럼 얇고 긴 모양의 나노시트를 적층하는 방식으로, 성능과 전력효율을 높이는 것은 물론 핀펫 공정과도 호환성이 높아 기존 설비와 제조 기술을 활용할 수 있다는 장점을 가지고 있다.
 
SAFE^TM-Cloud 서비스, 클라우드로 팹리스 설계 지원
 
삼성전자는 또 팹리스 고객에게 설계 편의를 제공하기 위해 SAFE^TM-Cloud 서비스를 시작한다고 밝혔다.
 
삼성전자 SAFE^TM-Cloud 서비스는 아마존 웹 서비스(AWS), 마이크로소프트(Microsoft), 자동화 설계툴(EDA) 회사인 케이던스(Cadence), 시놉시스(Synopsys)와 함께 진행하며 속도와 보안성이 검증된 클라우드 환경을 제공한다.
 
팹리스 고객들은 SAFE^TM-Cloud 서비스를 통해 삼성전자와 파트너사들이 제공하는 공정 설계 키트(PDK, Process Design Kit), 설계 방법론(DM, Design Methodologies), 자동화 설계 툴(EDA, Electronic Design Automation), 설계 자산(라이브러리, IP) 등을 이용해 투자 비용을 줄이고 보다 빠르게 반도체를 제작할 수 있다.
 
국내 팹리스 업체 가온칩스의 정규동 대표는 "SAFE^TM-Cloud는 자동화 툴과 공정 정보 등이 미리 구비되어 있어 신제품 설계에만 집중할 수 있는 준비된 환경"이라며, "클라우드를 이용한 반도체 설계 환경은 중소규모 팹리스 업체에게 더 많은 사업 기회를 제공할 것"이라고 말했다.
 
이번 포럼에는 글로벌 팹리스 고객과 파트너사 800여 명이 참가해 인공지능(AI), 5G, 자율 주행, 사물인터넷(IoT) 등 4차 산업혁명 시대를 주도할 반도체 기술을 공유했다.
 
삼성전자 파운드리사업부 정은승 사장은 "반도체 공정과 생산, 패키지 분야의 앞선 기술뿐만 아니라 파운드리 업체와 고객, 파트너가 서로 신뢰하고 비전을 공유하는 것도 매우 중요하다"라며 "이번 포럼을 통해 삼성전자의 기술적 성과와 목표를 공유할 수 있어서 무척 기쁘다"라고 밝혔다. 
 
한편 삼성전자는 전 세계 5개국에서 개최되는 '파운드리 포럼 2019'를 통해 파트너들과의 유기적인 협력을 확대하며 '가장 신뢰받는 파운드리 회사(The Most Trusted Foundry)'로서의 비전을 실현해 나갈 계획이다.



더 알아봅시다

1. 차세대 3나노 GAA(Gate-All-Around) 구조

3나노 이하 초미세 회로에 도입될 GAA 구조의 트랜지스터는 모바일, 인공지능(AI), 5G, 전장, 사물인터넷(IoT) 등 고성능과 저전력을 요구하는 차세대 반도체에 적극적으로 활용될 전망이다.
 
GAA 구조는 전류가 흐르는 통로인 원통형 채널(Channel) 전체를 게이트(Gate)가 둘러싸고 있어 
3면을 감싸는 지느러미 모양의 핀펫(FinFET) 구조에 비해 전류의 흐름을 더 세밀하게 제어할 수 있다.
 
 
  [Planar FET, FinFET, GAAFET, MBCFETTM 트랜지스터 구조]
  
2. MBCFET^TM(Multi Bridge Channel FET) 기술

와이어 형태의 기존 GAA 구조를 한층 더 발전시켜 종이처럼 얇고 긴 모양의 나노시트(Nano Sheet)를 여러 장 적층해 성능과 전력효율을 높인 삼성전자의 독자 기술이다.
 
삼성전자의 MBCFET^TM은 나노시트 너비를 특성에 맞게 조절할 수 있어 높은 설계 유연성을 갖고 있으며 핀펫 공정과도 호환성이 높아 기존 설비와 제조 기술을 활용함으로써 공정 개발 및 제품 양산 시점을 앞당길 수 있는 장점이 있다.
 
* MBCFET^TM 설명 동영상: https://news.samsung.com/kr/?p=392823
* FET(전계효과 트랜지스터, Field Effect Transistor): 전압으로 전류를 제어하는 트랜지스터
 
3. 삼성전자 초미세공정 개발 현황
 
삼성전자는 EUV 노광 기술 기반으로 최근 7나노 제품 양산과 6, 5나노 공정 개발을 완료하는 등 초미세 회로 기술을 빠르게 발전시키고 있으며, 4 나노 핀펫 공정과 3나노 MBCFETTM 공정 개발에도 박차를 가하고 있다.
 
삼성전자는 2019년 하반기에 6나노 적용 제품 양산을 시작으로 5나노 기반 제품 회로 설계 완성 그리고 4나노 핀펫 공정을 개발 완료한다는 계획이다.
 
또한 2020년 상반기에는 5나노 공정 기반 제품을 본격 양산하고, FD-SOI 공정과 eMRAM 그리고 최첨단 패키지 솔루션 확대 등도 계획하고 있다. 
 
4. 삼성전자 파운드리 EUV 기반 핀펫 공정
 

구분	7나노	5나노	4나노
공정 개발 시기	2018년 하반기	2019년 상반기	2019년 하반기