산업 시스템에서 절연으로 ESD, EFT, 서지 면역을 개선하는 방법

  • 2017-12-06
  • 글 | 아난트 카마스(Anant Kamath), 절연 및 인터페이스 제품 / 시스템 엔지니어 텍사스 인스트루먼트




산업장비의 절연 시스템으로 ESD, EFT, 서지 면역을 개선하는 방법을 알아보자. 이를 활용하면 성능 개선과 함께 시스템 비용 절감이 가능하다.


산업장비는 혹독한 환경에서도 안정적으로 작동해야 신뢰 받을 수 있다. 장비 입/출력을 연결하는 케이블은 다양한 교란에서 발생하는 전압 및 전류 잡음을 포착할 수 있다. 예컨대, 모터 가까이에 위치한 케이블은 고전압 및 고주파수 EFT(electrical fast transients)를 포착할 수 있다.

서지를 일으키는 낙뢰는 유도적으로 장거리 케이블에 연결될 수 있고, 간접적으로 전원 공급 장치에 연결될 수도 있다. 커넥터와 노출된 부품은 작동 또는 유지 관리를 하는 작업자와 접촉하면 ESD(electrostatic discharge)를 일으킨다. 산업 장비는 이러한 교란을 견디면서도 계속해서 정상 작동을 해야 한다.

비절연 시스템과 달리 절연 시스템에서 양호한 EMC (electromagnetic compatibility)를 달성한다는 것은 다른 문제다. 이 글에서는 절연을 통해 ESD, EFT, 서지 면역을 개선하는 방법에 대해 알아보고자 한다. 이런 세심한 설계를 통해 성능 개선과 시스템 비용 절감이 가능하다.

EMC 시험에서의 전압과 전류: 비절연 시스템

참고문헌 1은 ESD, EFT 및 서지 테스트를 위한 IEC(국제전기표준회의, International Electrotechnical Commission)와 관련된 잡음 펄스의 전압 및 전류 프로파일과 관련 타이밍 시퀀스를 자세히 설명하고 있다. (그림 1)은 비절연 시스템의 블록 다이어그램에 관한 것으로 ESD, EFT, 서지 과도현상 때문에 발생하는 전압과 전류를 나타낸다.


비절연 시스템은 과도현상 보호 디바이스를 포함해 모든 회로가 PE(보호도체, protective earth)에 연결돼 있다. 오늘날의 TVS(과도전압억제)는 낮은 정전용량 때문에 전송 속도를 낮추지 않고도 다중 노드 네트워크의 모든 모드에 설계할 수 있어 고속 데이터 전송에 선호되는 보호 컴포넌트이다. 응답 시간은 수 피코초(10-12초)고 전력 등급은 최대 수 킬로와트인 TVS 다이오드는 ESD와 돌발 EFT, 서지 과도현상을 가장 효과적으로 방지한다. 과도현상 보호 디바이스는 과도현상 이벤트 중에 유도된 큰 전류를 PE로 전도한다.

전원 및 I/O 핀의 전압은 해당 단자에 연결된 회로의 최대 전압 등급 보다 낮아지도록 과도현상 보호를 설계해야 한다. 예를 들어, 1kV 서지 과도현상에 대해 50V로 고정된 TVS 다이오드는 피크 전압을 최대 50V까지 견딜 수 있게 트랜시버와 I/O 회로를 보호한다. TVS 전압의 클램핑 전압이 트랜시버 회로의 안전 작동 전압보다 훨씬 높은 경우 밸러스팅 저항기 같이 I/O 회로를 보호해줄 추가 부품이 필요할 수도 있다. 참고문헌 1은 비절연 RS-485 트랜시버의 보호 회로에 대해 설명한다.

트랜시버 및 I/O 핀에 과도현상 이벤트가 있을 동안, 과도현상 보호 디바이스는 특정 클램핑 전압인 Vc에 고정된다. 이러한 클램핑은 통신 채널에서의 규칙적인 신호가 과도현상 펄스의 에너지에 의해 지워져 소실되게 하는데, 이것은 통신 링크에 글리치나 에러 펄스를 일으킬 수 있다. 이러한 에러 펄스는 적어도 과도현상-잡음 펄스만큼의 폭을 가지며(ESD 및 EFT의 경우 100ns, 서지의 경우 100μs), 시험-반복 패턴에 따라 반복된다.


기준 A (잡음 과도현상 적용 시 성능 저하 없음)를 충족하기 위해서는 저항기-커패시터 필터, 호스트 컨트롤러 내의 디지털 필터를 이용 또는 에러 검출 및 재전송을 통해 이러한 에러 펄스를 필터링해야 한다. 그렇지만, 이러한 방식들은 통신 채널의 처리량을 감소시키고, 비용을 증가시켜, 호스트 컨트롤러에 추가적인 계산 부담을 주게 된다.

EMC 시험 시 전압과 전류: 절연 시스템

(그림 2)는 절연시스템의 블록 다이어그램으로 ESD, EFT, 서지 이벤트 때문에 생긴 전압과 전류를 보여주고 있다. 이 사례에서 트랜시버와 기타 I/O 포트는 디지털 절연기를 이용해 호스트 컨트롤러와 절연된다. 호스트 컨트롤러는 PE와 관련되어 있다. 이 시스템의 인터페이스 사이드(또는 핫 사이드)는, 과도현상 보호 디바이스를 포함해, “부동” 절연 접지(ISO GND)와 연결되어 있다. 절연 DC/DC 컨버터는 핫 사이드를 위해 전원 공급 장치를 발전시킨다. ISO GND와 PE 사이에는 기생 커패시터, CISO가 있다. CISO는 사용된 모든 절연 구성요소들의 절연/경계 정전용량과 인쇄회로기판에서 유도된 모든 정전용량의 합계이다.


제너레이터와 클램핑 회로에 정의된 출력 임피던스로, 표준에 정의된 전압 및 전류 프로파일을 이용해 과도현상 이벤트들이 서로 다른 전기 모델을 만들어낼 수 있다. (그림 2)의 블록 다이어그램은 과도현상 이벤트의 영향을 시뮬레이션 한 것이다.

절연 경계의 전압

인터페이스 핀에 과도현상 이벤트가 있을 때 과도현상 보호 디바이스가 비교적 낮은 전압 강하로 켜지게 된다. 이것은 과도현상 펄스의 전체 개방-회로 전압을 절연 경계에 나타나게 만든다. 예를 들어, 인터페이스 핀에서 8kV ESD 스트라이크는 절연 경계 ISO GND와 PE 사이에서 8kV 스트레스를 일으키게 될 것이다.

이 경계에서 안전 인증 커패시터(추가 컴포넌트)를 추가로 사용하면 절연 경계의 전압 스트레스를 줄일 수 있고, CISO의 유효 값을 증가시킬 수 있다. 단기 ESD와 EFT 펄스는 서지보다 필터링이 더 쉽다.


(그림 3a)의 시뮬레이션 결과는 CISO = 100pF로 8kV ESD 스트라이크를 5kV 미만까지 필터링 한 것을 보여주고 있다. (그림 3b)에서는 CISO = 1nF일 때 4kV EFT 펄스가 2kV 미만까지 감쇠한 것을 볼 수 있다.

TI의 강화 절연기를 포함하여 오늘날 시중에서 판매되는 몇몇 신호-절연 기술들만이 경계를 가로 지르는 8kV ESD 및 4kV EFT 이벤트들을 다룰 수 있다. 다른 기술들은 추가 안전 인증 커패시터가 있어야 경계 스트레스를 용인 가능한 수준까지 낮출 수 있다. 추가 안전 인증 커패시터는 시스템 비용 증가라는 명백한 단점을 가지고 있다.

서지 펄스가 더 넓어서 적당한 CISO 값으로는 필터링이 어려운 편이다. 동시에 대부분의 절연 경계는 산업시스템에 요구되는 1kV~ 2kV의 서지 레벨을 처리할 수 있기 때문에 추가 필터링이 필요없다.

참고문헌 2와 3은 TI 강화 절연기의 절연 사양과 과도현상 전압 내성에 관한 내용을 담고 있다.

과도현상 보호 디바이스를 통과하는 전류

(그림 2)의 절연 시스템의 경우, 인터페이스 핀에서 과도현상 이벤트에 대한 전류 루프가 CISO를 통해 완료된다. 세심하게 CISO를 낮게 설계 한다면, 과도현상 이벤트에 상당한 임피던스를 주어 과도현상 보호 디바이스를 통과하는 피크 전류를 크게 줄일 수 있다. 서지처럼 낮아진 과도현상은 더 높은 임피던스를 보게 한다. (그림 4)에서 알 수 있듯이, CISO = 10pF일 때, EFT 이벤트에서 보호 디바이스를 통과하는 피크 전류는 비절연 시스템에서의 20A를 절연 시스템에서 1.8A로 떨어뜨리는데, 이것은 10배 감쇠에 해당한다.


전류 시간 역시 100ns에서 10ns 미만으로 10배 이상 감소한다. 마찬가지로, (그림 5)에서 알 수 있듯이, 서지 이벤트에서 보호 디바이스를 통과하는 피크 전류는 40배 이상 떨어지고, 그 전류의 시간은 100배 더 작아진다.


진폭과 펄스폭의 감소는 외부 TVS 보호에서 피크 전류 및 피크-파워 요건들을 줄여줘, 이것을 더 작고 더 값싸게 만들어준다. 서지 이벤트의 피크 파워는 수 킬로와트에서 수십 밀리와트로 줄어드는 등 매우 유용하게 감소한다. CISO가 충분히 낮고 트랜시버에서 적절히 온칩 과도현상 보호가 이루어진다면, 외부 과도현상 보호를 완전히 제거할 수 있다.

EFT와 서지의 기준 A 충족

앞서 설명했듯이, 비절연 시스템에서는 인터페이스 핀의 신호가 과도현상 이벤트 전체 시간 동안 지워진다. EFT 이벤트의 경우 약 100ns, 서지 이벤트의 경우 100μs 정도이다. 통신 채널에서 이후의 에러 펄스들을 걸러내야 하는데, 이것은 추가 비용과 레이턴시, 데이터 처리량 감소를 발생시킨다. 절연 시스템에서는 과도현상 보호 디바이스를 통과하는 전류의 지속 시간이 훨씬 더 작기 때문에, 발생하는 에러 펄스가 협소한 편이다.


(그림 6)에서 알 수 있듯이, 25Ω 공통모드 임피던스 트랜시버 또는 I/O에서 공통모드 전압 이탈은 EFT 이벤트의 경우 불과 6ns, 서지 이벤트의 경우 불과2μs 지속된다. 이렇게 좁은 에러 펄스는 더 쉽게 걸러지며, 처리량에 크게 영향을 주지 않는다. 전압 이탈이 몇 볼트로 억제되기 때문에 필터링이 전혀 없어도 트랜스버가 정상 작동할 수 있게 해준다. 결국 절연은 처리량이나 레이턴시를 손해 보지 않고도 시스템이 기준 A를 충족할 수 있게 해준다.


(표 1)은 절연을 통한 전류 피크의 감소와 피크 시간의 감소를 요약한 것으로, 과도현상 보호 필요성을 줄여주거나 없애주고 있다. 예를 들어, 서지 이벤트 동안 피크 파워를 1.2kW에서 10mW로 줄일 수 있다. 과도현상 이벤트 동안의 공통모드 이탈 감소는 기준 A를 더 쉽게 만족시킬 수 있게 해준다.


양호한 EMC 성적을 내기 위한 고려사항들은 절연 시스템과 비절연 시스템이 서로 다르다. ESD, EFT, 서지 등 시험에서 적용되는 개방-회로 전압은 절연 경계에서 전압 스트레스로 나타날 수 있다. 이 시스템에 사용되는 절연기는 이러한 고전압 고속 과도현상을 처리할 수 있어야 한다.


절연 시스템에서 과도현상 이벤트 시 인터페이스 핀의 전류 루프는 절연 경계 정전용량의 총합을 통해 완료된다. 세심한 디자인을 통해 절연-경계 정전용량의 값을 낮게 유지한다면, 과도현상 이벤트에 상당한 임피던스를 주어 과도현상 보호 디바이스를 통과하는 피크 전류를 크게 낮출 수 있고, 그러면 고전력 과도현상 보호 디바이스의 필요성이 없어져 시스템 비용이 낮아지게 된다. 또한 절연은 보호 디바이스가 I/O 핀을 고정시키는 데 드는 시간을 10배까지 줄여준다. 이것은 EMC 시험 시 통신 채널에서 에러 펄스의 폭을 줄여 시스템이 기준 A를 비절연 시스템일 때보다 훨씬 더 쉽게 충족할 수 있게 해준다.


참고문헌
1. 토마스 쿠겔스타트, “치명적 전기 과도현상으로부터 RS-485 인터페이스를 보호,” 텍사스 인스트루먼트 애플리케이션 노트 (SLLA292A), 2011년 3월. 검색키워드 : SLLA292A
2. TI 백서: 아난트 카마스, 카난 사운다라판디안, “고전압 강화 절연: 정의와 시험 기법,” (SLYY063) 2014년 11월 검색키워드 : SLYY063
3. TI 백서: 사라건 발라반, “디지털 절연기의 전자기 적합성 시험에 대한 이해,” (SLYY064), 2014년 11월 검색키워드 : SLYY064


 

<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>

본 기사의 전문은 PDF문서로 제공합니다. (로그인필요)
다운로드한 PDF문서를 웹사이트, 카페, 블로그등을 통해 재배포하는 것을 금합니다. (비상업적 용도 포함)
 PDF 원문보기

  • 100자평 쓰기
  • 로그인

태그 검색
본문 검색
TOP