FD-SOI, 반도체 공정 대안될까?
적용 폭 넓히며 소니·삼성 등 도입 기업 늘어나
  • 2016-03-07
  • 김언한 기자, unhankim@elec4.co.kr

소니가 자사 이미지시그널프로세서(ISP)에 FD-SOI(완전 공핍형 실리콘 인슐레이터) 공정 도입을 검토하고 있는 것으로 알려졌다.

최근 반도체 전문 미디어 EE타임즈(EETimes)는 지난 1월 21일 도쿄에서 열렸던 ‘FD-SOI 포럼’에서 이같은 내용이 나왔다고 보도하며 소니를 포함한 대형 CMOS 이미지 센서 제조업체들이 FD-SOI 공정 도입을 고려하고 있다고 전했다.   

생산성 측면에서도 이점이 있어 현재 적층형 CMOS 이미지 센서 시장을 장악하고 있는 소니가 이 공정을 도입할 경우 독주체제는 더욱 강화되게 된다.  
소니의 CMOS 센서는 위쪽에 화소, 아래쪽 기판으로 이뤄진 2층 구조다. 적층형은 화소와 함께 있던 신호 처리 회로를 아래쪽으로 이동시켜 처리 회로 위에 센서를 위치시킨 구조를 뜻한다.

프랑스 시장조사기관 욜디벨롭먼트에서 이미징 및 센서 산업 부문을 담당하는 피에르 캠보우(Pierre Cambou)는 “이미지시그널프로세서의 이차 칩(secondary chip)으로부터 야기되는 열은 디지털칩이 중요한 처리(significant computation)를 바로 이행하는 것을 방해한다”며 “FD-SOI 공정은 열 발생을 최소화할 수 있어 이에 대한 해결책이 될 수 있을 것”이라고 밝혔다. 

한편, EE타임즈는 소니가 FD-SOI 공정을 도입하기 위해 삼성이 아닌, 글로벌파운드리즈(이하 GF)와 협력할 것이라는 루머가 설득력을 얻고 있다고 밝혔다.


삼성, 28nm FD-SOI 준비 완료

FD-SOI 공정은 네트워크, CMOS 이미지 센서, 셋톱박스, 컨슈머 및 오토모티브용 AP에 활용돼왔다. 최근엔 IoT와 웨어러블, MCU, 프로그래머블 디바이스, 자동차 전장화 추세와 더불어 적용 가능 폭이 넓어지면서 삼성과 GF 등 대형 기업들은 기술 개발에 주력했다. NXP 역시 지능형운전자지원시스템(ADAS)을 위해 FD-SOI 공정을 실현 중이다.

성능 향상 외 가격 경쟁력은 금상첨화다.

FD-SOI 공정은 값비싼 전용 웨이퍼를 필요로 하지만 채널에 불순물을 첨가하는 공정이 불필요하기 때문에 총 웨이퍼 비용은 감소하게 된다. 일례로 삼성의 28 nm FD-SOI 공정은 TSMC의 HKMG(하이케이메탈게이트) 공정 대비 원가가 18% 낮은 반면 성능은 15% 높은 것으로 알려졌다. 수율도 향상돼 전체 소요되는 비용 역시 절감된다.

 

다이(Die) 가격 역시 벌크 HKMG CMOS 공정의 웨이퍼, 핀펫(FinFET) 공정보다 비용이 적게 든다. 도입하는 기업은 가격 경쟁력의 이점을 얻게 된다.
삼성 역시 FD-SOI 공정을 통한 대량생산을 코앞에 두고 있다. ‘FD-SOI 포럼’에 참석한 삼성전자 측은 자사의 28 nm FD-SOI 공정이 대량 양산을 위한 만반의 준비를 갖췄다고 밝혔다. 

최근 자사 MCU에 28 nm FD-SOI 공정 확대를 선언한 NXP, 그리고 FD-SOI 공정을 최초 개발한 ST를 넘어선 FD-SOI 파운드리 서비스를 제공한다는 계획이다.

삼성 측은 또 실제 제품을 통해 FD-SOI 공정을 통한 양산 능력을 고객사에게 보여주고 있다고 전했다. 지금으로부터 불과 1년 전 삼성전자가 FD-SOI 실현을 위해 고심해온 것과는 대비되는 진보다.

행사에 참여한 삼성전자 관계자는 “28 nm FD-SOI 공정은 업체들 사이에서 지속돼 긴 역사를 보유한 기술로 자리하게 될 것”이라고 말했다.


도입 서두르는 기업 

신생 칩셋 제조업체 이네다 시스템즈의 바부 만다바(Babu Mandava) CEO 역시 FD-SOI 포럼에서 FD-SOI 공정 이용 계획을 밝힌 것으로 전해졌다.
바부 만다바 CEO는 “자사는 TSMC의 40 nm CMOS 공정, GF의 28 nm CMOS 공정을 이용했지만 다음 노드에는 GF의 ‘22 nm FDX’ 공정을 활용할 것”이라고 밝혔다.

‘22 nm FDX’ 공정은 22 nm FD-SOI 공정을 뜻한다. GF는 22 nm FD-SOI 공정이 FD-SOI 공정 중 가장 효율적인 지점이라는 것을 알리며 ‘22 nm FDX’이란 이름을 자체적으로 사용 중이다. 기존 28 nm 플레이너(planar) 기술 비용으로 핀펫 수준의 성능과 에너지 효율을 제공하는 것으로 알려졌다.

GF에서 CMOS 플랫폼 비즈니스를 담당하는 서브라마니 켄게리(Subramani Kengeri) 부사장은 “자사의 0.4 V 저전력 공정은 가장 효율적인 에너지 지점이 어디에 있는지를 보여준다”며 22 nm FDX에 대해 설명했다.  

GF 측은 22 nm FDX 기술이 2017년 중반 대량 양산을 위한 채비를 마치게 될 것이라고 밝혔다.

최근 셋톱박스 비즈니스 철수를 선언한 ST 역시 기존 셋톱박스 사업 엔지니어 인력을 MCU와 자동차 전장화 부서로 이동시키며 FD-SOI 공정 도입을 위해 주력할 것으로 알려졌다.

ST의 최고운영책임자(COO) 쟝마크 쉐리(Jean-Marc Chery)는 “셋톱박스와 게이트웨이는 ST가 FD-SOI 공정 실현을 위해 주력했던 분야지만 자사 FD-SOI 기술에 영향을 주지는 않을 것”이라며 “FD-SOI는 저전압에 대한 요구를 실현시키며 RF, 자동차 전장화, IoT에 특화된 강점을 갖추고 있다”고 말했다. 

<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>


#반도체   #FD-SOI   #공정  

  • 100자평 쓰기
  • 로그인

세미나/교육/전시
TOP