CEVA, 베이스밴드 애플리케이션의 효율성 높인 ‘더 뉴 CEVA-X 아키텍처 프레임워크’ 발표

  • 2016-02-22 오전 10:16:11
  • 편집부

아키텍처 프레임워크 - 하이엔드 스마트폰, MTC(기계형 통신, Machine-Type-Communication), 무선 연결(Wireless Connectivity) 기술에 발맞추어 컨트롤, DSP 프로세싱을 하나로 통합

고정소수점연산(Fixed-Point Operation) 및 부동소수점연산(Floating-Point Operation) 모두 지원하는 확장 가능한 VLIW/SIMD 아키텍처로 타의 추종을 불허하는 최고 성능과 전력효율을 자랑

모뎀 아키텍처, 오케스트레이팅 DSP(Orchestrating DSPs), 보조 프로세서(Coprocessors), 하드웨어 가속기, 메모리, 시스템 인터페이스 등에 혁신적인 통합접근법을 구현

CEVA-X4 - NEW CEVA-X 패밀리의 첫 번째 주자로 2G/3G/4G/5G 모뎀을 타겟으로 하는 다중무선접속기술(Multi-Rat) & 다중 캐리어(Multi-Carrier) PHY 컨트롤 프로세서

 휴대전화, 멀티미디어 및 커넥티비티 IP 플랫폼과 DSP 코어의 선두적인 라이선스 기업 CEVA는 더 뉴 CEVA-X 아키텍처 프레임워크(The NEW CEVA-X Architecture Framework)를 22일 발표했다.

이는 베이스밴드 애플리케이션의 데이터플레인(Data Plane) 및 컨트롤 프로세싱에 있어 기존의 프로세서에 비해 월등한 성능과 전력효율을 재정립한다.

지금까지6 억여 개가 넘는 핸드셋 프로세서를 작동시키는 등 베이스밴드 분야에서 탄탄하게 쌓아온 CEVA DSP의 명성을 이어받아, NEW CEVA-X는 LTE-어드밴스트(LTE-Advanced) PHY 컨트롤, MTC(기계형 통신, Machine-Type-Communication), 무선 연결 등을 포함, 다양한 유스케이스(Use Case) 와 애플리케이션 내 난이도 높은 베이스밴드 설계를 다룬다.

더 뉴 CEVA-X는 최대 128비트 SIMD까지 확장 가능한 VLIW/SIMD 아키텍처부터 가변장 파이프라인(Variable Length Pipeline), 고정소수점연산(Fixed-Point Operation) 및 부동소수점연산(Floating-Point Operation) 지원 등의 특징이 있다. 특히 이전 세대의 CEVA-X에 비해 전력소모량은 절반인 반면 2배 이상 큰 DSP 컴퓨팅 성능이 장점이다.

또한 아키텍처는 전용 32비트 제로 레이턴시(Zero Latency) 명령어 집합(ISA, instruction set architecture), 32비트 하드웨어 곱셈·나눗셈 연산, 동적 분기 예측(Dynamic Branch Prediction), 초고속 문맥전환(Context Switching) 등 베이스밴드 설계에 필요한 효율성 높은 컨트롤 프로세싱이 가능하다.

  

CEVA-X4 - 다중무선접속기술(Multi-Rat) PHY 컨트롤 프로세서

CEVA-X4는 뉴 CEVA-X 아키텍처를 기반으로 하는 최초의 코어로 2G/3G/4G/5G 베이스밴드상 다중무선접속기술(Multi-Rat) & 다중 캐리어(Multi-Carrier) PHY 컨트롤 프로세싱에 따른 가장 복잡한 작업부하를 타겟으로 하고 있다.

린리 그룹(The Linley Group)의 수석 애널리스트 마이크 뎀러(Mike Demler)는, "산업계에서 LTE Advanced Pro를 받아드리고 셀룰러 다운속도를 1Gbps까지 보장함에 따라 엄격한 성능수준과 전원제약에 부응하기 위해 기존 모뎀 아키텍처들은 대대적인 점검이 필요하게 될 것이다”며, CEVA는 이러한 니즈에 따라 새로운 베이스밴드 프로세서 아키텍처를 개발했으며, 이는 고성능 DPS와 실시간 컨트롤 기능을 효과적으로 결합해 베이스밴드 시스템을 실로 완벽하게 다루고 있다. 뿐만 아니라 CEVA-X4는 캐리어 컴포넌트를 동시에 최대 다섯 개까지 동시에 처리할 수 있는 능력과 같은 고급기능들을 갖춤으로써 고객들에게 5G에 대한 로드맵까지 제공하고 있다"고 말했다.

CEVA-X4는 아래 세 가지 차세대 모뎀 설계가 직면하고 있는 중대 문제를 해결할 수 있도록 설계되었다.

- 효율적인 컨트롤 프로세싱: 다중 캐리어 어그리게이션(Multi-Carrier Aggregation)을 위해서는 L1 PHY 컨트롤 프로세싱이 현저한 증가한다. 예를 들어, 차세대 Rel-13 LTE 어드밴스트프로(LTE Advanced Pro) 모뎀은 캐리어 컴포넌트를 동시에 최대 다섯 개까지 처리할 수 있어야 하고 다수의 캐리어에서 동시에 여러 PHY 컨트롤 테스크를 처리할 수 있는 능력을 요한다.

- 강력한 DSP 프로세싱: 채널당 측정(Per-Channel Measurement), 캘리브레이션(Calibration), 디코딩(Decoding), 레거시 RAT(Legacy RAT) 등과 같은 막중한 LTE 작업부하를 지원할 수 있도록 DSP 성능의 대대적 강화가 필요하다.

- 고급 시스템 컨트롤: 복합시스템 스케줄링 및 데이터 트래픽 관리는 낮은 레이턴시(Latency) 제약 내에서 시스템 상 다수의 가속기, DSP, 보조프로세서 등을 처리하기 위해 필수적이다.

이러한 문제들을 극복하기 위해 CEVA-X4는 베이스밴드에 최적화된 특별한 기능들을 매우 효율적인 방법으로 포함시켰다. 이러한 128비트 와이드 VLIW/SIMD 프로세서는 10단계 파이프라인과 4개의 동일한 스칼라 처리 유닛(SPU: Scalar Processing Unit) 내 8개로 이루어진 MAC 유닛이 특징이다. 또한 16nm프로세스에서 1.5GHz에서 작동이 가능하며 16곱스(GOPS, Giga Operations Per Second)를 실현했다.

프로세서의 효율적 컨트롤과 관련한 특징으로는 정수 파이프라인(Integer Pipeline), 하드웨어 곱셈 및 나눗셈 연산을 포함한 완벽한 32비트 RISC ISA, 그리고 BTB(Branch Target Buffer)를 통해서 CoreMark / MHz 스코어 4.0을 실현하는데 이는 오늘날 스마트폰에 사용되는 가장 보편적인 내부 DSP와 비교시 스레드당 기준 60%가 더 높은 점수이다.

시스템 컨트롤 측면에 있어서 CEVA-X4는 모뎀 설계에 총체적 접근법을 가져와 혁신적인 CEVA-Connect™ 기술 활용을 통해 DSP, 보조프로세서, 가속기, 메모리, 시스템 인터페이스 등으로 이루어진 전체 PHY시스템을 조직한다.

CEVA-X4는 전용 하드웨어 보조프로세서 인터페이스와 자동화된 데이터/컨프론 트래픽 관리 매거니즘을 갖추고 있어 소프트웨어의 오버헤드를 최소화했다. 메모리 서브시스템은 하드웨어·소프트웨어 프리페치(Pre-Fetch) 기능과 더불어 진보된 논 블록킹(Non-Blocking) 투웨이(2-Way) 또는 포웨이(4-Way) 캐시를 지원한다.

CEVA의 무선 사업부 부사장이자 책임자 마이클 보우카야(Michael Boukaya)는 "현대의 베이스밴드 구축과 연관된 방대한 복잡성은 이제 장착 설계 문제해결에 대한 새로운 접근법을 필요로 한다. CEVA-X4는 라이센시(Licensee)업체들에게 DSP와 컨트롤 프로세싱의 완벽한 조화를 통해 훨씬 간소화된 다중모드(Multi-Mode) 모뎀 시스템 아키텍처 개발 능력을 제공한다”며, 전 세대 PHY 컨트롤 DSP보다 훨씬 더 진보한 역사적인 발전으로 CEVA-X가 차세대 4G, 5G 표준에서 요하는 가장 까다로운 요건들을 훌쩍 넘어서게 되었고 이는 업계에서 20여 년이 넘는 긴 시간 동안 우리가 축적해온 풍부한 베이스밴드 전문지식을 단편적으로 보여주는 실례라 할 수 있다"고 전했다.

<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>


  •  홈페이지 보기
  •  트위터 보기
  •  유투브 보기
  • 100자평 쓰기
  • 로그인

태그 검색
본문 검색
TOP