고효율, 고밀도 솔루션이 가능한 적층형 FET 스위치
  • 2015-08-03
  • 김언한 기자, unhankim@elec4.co.kr
  • 글 |타이거 주(Tiger Zhou), 선임 애플리케이션 엔지니어 텍사스 인스트루먼트(Texas Instruments)


PoL 애플리케이션에서 적층형 FET 스위치를 사용하면 많은 장점이 있다. 1.8V/30A 애플리케이션에서 개별 FET과 적층형 FET를 비교해 봄으로써 적층형 FET의 장점을 확인한다.

전력소비 증가 및 기판 공간 부족으로 인해 통신 장비에서 고효율, 고밀도 전원공급장치가 널리 사용되고 있다. 적층형 FET(stacked-FET) 스위치로 고효율, 고밀도 솔루션이 가능하다. 이 점을 설명하기 위해 두 가지 실제 설계 사례를 예로 들 수 있다.

첫 번째 사례는 30A 설계로서 적층형 FET 스위치의 장점을 크기 감소, 효율 증가, 열 예산 절감 면에서 평가한다. 두 번째 설계는 통합 드라이버를 가진 적층형 FET 스위치를 활용해 60 A 공급 장치의 시스템 효율을 더욱 증가시킨다.



전자기기의 속도 및 성능이 향상됨에 따라 전력소비 증가와 더불어 전원 레일의 개수가 지속적으로 증가하고 있다. 반대로 핵심 ASIC 및 프로세서에 값비싼 공간이 할당되기 때문에 전원공급장치의 물리적 공간은 계속 작아지고 있다. 따라서 고효율, 고밀도 전원공급장치는 모든 전원 설계자들에게 도전과제이다.

NexFET™ 실리콘과 혁신적인 패키징 기술을 결합한 듀얼 FET(그림 1)은 SO8(5mm × 6mm) 패키지에 두 개의 적층형 FET로 구성돼 있다. 이러한 구성은 디바이스 공간을 절반으로 줄이고 출력 밀도를 2배로 늘려준다.

PoL(Point-of-Load) 애플리케이션에서 적층형 FET 스위치를 사용하면 많은 장점이 있다. 이 글은 1.8V/30A 애플리케이션에서 개별 FET과 적층형 FET를 비교한다.

풋프린트 감소

30A 설계 예에서 리플 대비 최적의 성능과 과도현상 응답에 따라 듀얼 위상 동기식 벅 컨트롤러를 선택했다. 개별 솔루션 레이아웃에서 FET는 면적의 거의 절반을 차지한다. 두 개별 FET를 하나의 적층형 FET로 교체하면 솔루션 크기는 20% 감소한다. 그림 2는 (a)개별 솔루션과 (b)적층형 FET 솔루션을 보여준다. 개별 솔루션의 크기는 0.75×1.3인치이며 적층형 FET 솔루션의 크기는 0.75×1.05인치이다.




시스템 효율성 증가

다른 최신 기술의 개별 FET(그림 3)과 비교해 적층형 FET 효율(적색 곡선)은 최소 2.2% 높다. CSD87350과 같은 적층형 FET 스위치는 독특한 디바이스 구조로 인해 온저항(RDS(on))과 게이트 전하가 낮을 뿐만 아니라, 적층형 FET 패키징 기법은 전통적인 와이어본딩 기술과 관련된 기생 인덕턴스를 제거한다.

따라서 스위칭 속도가 최적화되고 시스템 효율이 증가한다. 두 설계 모두 같은 인덕터, 입력 및 출력 커패시터를 사용하며 10V의 입력, 1.8V의 출력 및 300kHz 스위칭 주파수의 동일한 조건에서 테스트됐다.

낮은 동작 온도

적층형 FET의 전력 손실은 상단과 하단 FET의 합이지만, 열저항은 개별 FET에 비해 훨씬 작다. 그림 4에서 볼 수 있듯이 동일한 조건(10VIN, 1.8V/30A 출력, 300kHz)에서 적층형 FET 스위치의 작동 온도가 23℃ 더 낮다. 개별 FET의 온도가 108.7℃에 도달할 때 적층형 FET 다이는 GND를 참조하기 때문에 온도가 85.6℃ 밖에 되지 않는다.

노출 패드의 넓은 영역이 12개의 열 통로를 통해 PCB의 접지면에 연결되며, 이는 요즘 다층 PCB에 일반적으로 사용되는 내부의 멀티 접지 레이어를 사용한다. 개별 FET 솔루션의 경우 스위칭 면이라고 알려진 작은 영역에 열이 집중되어 신호 통합 문제로 멀티 바이어스를 사용할 수 없다.

적층형 FET 기술로 고효율 및 고밀도 솔루션이 가능하다는 것이 입증됐다. 하나의 적층형 FET가 두 개의 개별 FET를 대신하여 전체 솔루션의 크기가 20% 감소한다. 효율과 유효한 열전도도가 증가하여 동일한 시험조건에서 개별 FET에 비해 23℃ 낮은 온도로 작동할 수 있다.

기술 경계를 더 넓히기 위해 그림 5의 새로운 디바이스인 CSD95372B는 적층형 FET 스위치를 내장 드라이버와 통합한다. 패키지는 표준 FET, 즉 SO8(5mm×6mm) 패키지와 같은 크기이다. 드라이버에서 FET까지 거리를 줄여 드라이버 관련 기생 인덕턴스를 최소화함으로써 드라이브 기능을 완벽하게 최적화한다. 스위칭 속도가 빠르고, 전도 손실이 적으며, PCB 크기가 작아도 된다. 따라서 시스템 효율을 더욱 높일 수 있다.




내장 드라이버를 가진 적층형 FET의 장점

1V/60A 설계 솔루션을 사용해 드라이버를 통합한 적층형 FET 스위치의 장점을 증명했다. 이 설계를 12V의 입력, 1V의 출력 및 500kHz 스위칭 주파수로 테스트했다. 기준 솔루션은 60A 부하 전류를 공급하기 위해 8개의 개별 FET를 사용했다. 그림 6(a)에서 볼 수 있듯이 솔루션 크기는 1.33×1.33인치이다.

그림 6(b)에서 8개의 개별 FET가 2개의 적층형 FET로 교체됐다. 이제 솔루션 크기는 1×1.075인치로 줄었다. 이로써 개별 FET 솔루션보다 크기가 40% 감소했다.

그림 6(c)에서도 드라이버를 가진 적층형 FET 스위치 2개가 개별 FET 8개를 대신한다. 이 솔루션의 크기는 1×1인치로서 크기가 43% 감소했다.

각 설계 솔루션에 동일한 시험조건을 적용하면, 드라이버를 가진 적층형 FET 솔루션의 효율이 가장 높은 88.6%에 이른다. 이것은 개별 FET 효율보다 6.6% 높으며 완전 부하 시(60A) 통합 드라이버가 없는 적층형 FET 솔루션에 비해 2.9% 높다. 그림 7은 서로 다른 세 가지 솔루션의 효율이다. 녹색 곡선은 드라이버를 가진 적층형 FET 솔루션을, 청색 곡선은 적층형 솔루션을, 그리고 적색 곡선은 개별 FET 솔루션을 나타낸다.




결론

효율성 및 밀도 조건이 증가함에 따라 높은 수준의 패키지 통합이 필요하다. 적층형 FET 스위치는 시스템 효율을 높이는 실리콘 개선 및 혁신적인 패키징 기술이 있으며, 마찬가지로 적층형 FET 디바이스를 통합 시스템을 가진 디바이스로 교체하면, 최적화된 드라이버와 최소화된 기생효과로 시스템 효율을 더욱 향상시킬 수 있다. 

<저작권자(c)스마트앤컴퍼니. 무단전재-재배포금지>


관련 기사

  • 100자평 쓰기
  • 로그인

태그 검색
본문 검색
TOP